Chip123 科技應用創新平台

標題: seal ring 有何作用? [打印本頁]
作者: sjhor    時間: 2007-6-1 09:06 AM
標題: seal ring 有何作用?
seal ring 有何作用?0 u/ U9 Y- b: `
這個沒有電路特性的功能!
# g6 z4 W* R. g, F( b; T* H7 W每次因為 Cost issue 都會偷這邊的 rule!
6 D4 N4 b5 |& o$ V全拿掉  會有什麼問題嗎?
作者: amanda_2008    時間: 2007-6-1 09:24 AM
標題: seal ring
我的理解是因爲為了保護内部電路，8 C0 F# ]6 `" q6 @
因爲芯片切割的時候怕切到内部電路，0 A% I- e$ x# O3 i- U7 k' Q
不知道這樣對不對？
作者: ZEAL    時間: 2007-6-1 01:50 PM
ealring的作用是阻止切割時因切割鋸片的應力產生的裂痕損壞到晶片。+ V1 ?; z4 T* b2 x+ z
seal ring一般需要接到晶片電位(接地)，使切割過程中產生的靜電不至過於集中在seal ring上，產生ESD　現象損壞到晶片。, D, R: u2 Q6 y' m
Seal ring到layout之間有一　buffer(空白區域)，5-10um就可以了。
作者: dodobird    時間: 2007-6-3 11:37 PM
全拿掉可能請晶圓廠作,一般撘便車都由晶圓廠作
/ N6 _/ y! Z+ R& d全拿掉可能請晶圓廠作,一般撘便車都由晶圓廠作
作者: dennyan    時間: 2007-6-5 11:17 AM
Seal ring 主要是防止切割時的應力去damage 到chip，5 E" M& h# d( m9 p
可參考各家fab的document,
/ |0 [7 C8 ^( ]4 {  E3 W, R- [根據經驗，seal ring的寬度不用照fab的，可是結構可是一定要參照fab 的方式。& j# g/ c) D% e: M6 q, K9 |5 A
因為要考慮到seal ring是介於chip和scrible line中間的，如果設計不好，可能是會造成in-line 的一堆問題。( N4 A6 ~, g2 n3 Q+ d
(如製程時的particle無法去除，切割時chip崩落)。
# H0 [2 _; Z* x3 e這些都會造成量產上的困擾
6 a" M, F2 E: C2 z1 L! N當然請fab加是最好，可是要損失的就是面積的浪費. T! b  G1 Z+ H$ V- v& \1 Z
(因為fab的都給的很寬，所以相對chip面積會增加，因為seal ring圍在ic四週，所以增加的面積蠻可觀的)。
* ~) h' K, n: c7 U3 d0 c, ]大概是這樣!
作者: amanda_2008    時間: 2007-6-5 09:22 PM
標題: 。。。
回去又看了一下以前的资料，' F+ O" S4 T. m) }, F6 J+ Y: s
看到自己的笔记上记得说seal ring接到固定电位能起到稳定电压的作用5 H& l1 f7 T, \
还有一些其他的作用今天自己看了已经不太明白自己当初怎么写下来的了
作者: m851055    時間: 2007-7-21 11:23 AM
另外一個功能，就是在seal ring中會加P+，如此可將鄰近的chip做隔離，且P+與VSS連接就有guard ring的作用。
作者: shmiyi    時間: 2007-8-15 12:01 AM
標題: seal ring 有何作用?
1.切割晶片時當做切割線的基準 , 是否有歪斜 , 切到就還能救裡面的電路% F1 S3 q/ t4 P: s7 `
2.保護PAD以免被破壞
作者: ywliaob    時間: 2007-8-15 12:57 PM
有些答案真是有點誇張 隨便亂講
$ b6 L7 d4 P3 y3 Y建議還自己做一下功課 不要照單全信
! b* J2 t( C3 D8 K2 f問問晶圓廠的工程師吧
作者: toblood    時間: 2007-8-15 04:28 PM
請教一下各位先進, 有些trim pad會放在切割道上, 那seal ring是否就會被捨棄呢? 另外這種製作方式是否由於切割的ESD及stress造成晶片的良率降低??
作者: 野蠻俏妹    時間: 2007-10-2 04:14 PM
Sealring (10um):為了避免切割造成裂痕傷害Chip，所以利用 Sealring & buffer 來區隔切割道和 Chip.& s8 p7 Z; K; i: n
Buffer size(10um)是 sealring & chip 之間的 space
作者: yhchang    時間: 2008-2-3 11:03 AM
當我  裸晶  做好測試之後7 B" Z* M& ^! V. O3 r! ], ~) Y
4 p6 E! Q- M. C
如果去封裝的話  就會承受  應力 Stress
4 E; F+ i1 R3 M  E6 k這個高溫高壓的效應  會讓我IC裡面的類比電路 遭受一定的suffer) ?0 K9 v  E/ X, e: Q
就有可能整個特性都偏掉了3 V% j1 K5 P6 k% n4 K! b, R

. y' q& i5 V& f- {1 @$ S  A4 oseal ring就會為了要降低 應力 stress 而出現的; Y/ K7 C. U3 O2 x
所以如果想偷這裡的 rule  最後不一定會得到 好處
" }* E0 ~' G+ B$ G! n4 t反而會有害
作者: bowbow99    時間: 2013-8-9 02:24 PM
看了很多答案都深信不疑！
1 t* ]! G4 o# U* Y! n+ f
5 A' Q/ j0 h! o突然有大大說有些答案很誇張又亂講！
% r. F/ V, ~/ J( d# D* X; v5 ]/ X$ V" h4 m) {
意思是功能被誇大嗎！
作者: dabing    時間: 2013-9-10 04:12 PM
我所了解的) C$ ?: e8 d% _
1. 防止芯片切割时的应力损伤以及切割时产生的静电损伤
" k0 g5 c, F2 m: N. U2.防止湿气，杂质从芯片边缘进入芯片内部+ y& |" x; f2 m: w, U3 ~; `% }
3.作为ESD电流以及噪声到地的一个低阻抗通路
作者: liaohero    時間: 2018-7-3 04:48 PM
以現在的技術不會有什麼大問題，為了cost 都會拿掉，8 F- E* N9 L5 a* `' a7 U




歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2