Chip123 科技應用創新平台

標題: 我想請問高壓Cell的一些問題 [打印本頁]
作者: a223152209    時間: 2007-6-4 05:03 PM
標題: 我想請問高壓Cell的一些問題
我最近在看我們公司的Techology File 時(因為我沒畫過高壓元件) 發覺高壓的rule和正常的元件有所差別  高壓的比正常的還大  我的問題是
4 H6 r2 _) ]( d- b" J7 X請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  ; S2 n/ `3 G9 _+ J& Y
另一個問題是  為什麼Techology File 裡面有寫到{  on  off  on  off  } {LB}}  LB我定義為NPLUS   我知道這表示{  左  上  右  下  }  我試過  如果把左改成off  那在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再畫layout十有什麼差別呢
  n! k) ^! b2 V% }$ x請各位前輩或者知道的人幫我解答  非常感激
作者: jianping    時間: 2007-6-4 05:20 PM
THE  LAYOUT DEVICE OF HV , 有Asymmetric及symmetric兩種,如果symmetric的DEVICE就沒有 S及D端差別.
作者: wiwi111    時間: 2007-7-5 01:56 PM
在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再畫layout十有什麼差別呢??
9 J% p6 y1 W6 A5 G' X
# p: `  l1 G. D差別是如果你是off 狀態,則你要用到這pattern時會無法顯示,當然你要tape out 的gds file* K% @9 [/ T" @. r! Z' Y* o
便不會正確,到時designer debug後是layout 的錯,那你可能就得準備換公司了,這是layout
$ u' K; C& Y# x5 s! L人員最不可犯的錯誤...................
作者: skeepy    時間: 2007-7-10 05:05 PM
補充:要劃HV DEVICE建議把DESIGN RULE熟讀,特別是CROSS SECTION
* e9 s5 }) e3 a+ @/ K9 v  X要能看懂,這樣在劃CELL時比較不會弄錯,有CELL LIBRARY的話更好.
作者: skyboy    時間: 2007-7-12 12:07 PM
原帖由 skeepy 於 2007-7-10 05:05 PM 發表
* L) R0 A1 V& `: Z! d, l補充:要劃HV DEVICE建議把DESIGN RULE熟讀,特別是CROSS SECTION, `: n- e9 @* l
要能看懂,這樣在劃CELL時比較不會弄錯,有CELL LIBRARY的話更好.

" k& a1 M; M. t2 L4 h
) M4 W0 l( J: k. c0 h" E* _/ B9 g小弟也補充一點慘痛經驗...; Z0 Q3 q; m7 r7 M- A0 B) }7 E
如果公司是第一次做, 有任何不確定的地方一定要問 designer, 如果 designer 也不很確定,
$ y$ p7 e/ \" N* G' Y: a% [( \- Q那一定要問 foundry....甚至是 layout 好了請 foundry 的人看一下....6 x3 j, p( N$ ^7 F; q& a
: S# w7 d* W/ Q" ]. @
等到 T/O 了才要東補西補都是很痛苦的事情....
作者: spyang1119    時間: 2007-7-13 10:47 AM
標題: 回復 #4 skeepy 的帖子
同意~design rule K熟,就算tf & command file & foundry device有誤,layout都絕對不會錯
作者: jauylmz    時間: 2007-7-17 09:16 AM
>>請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
0 w' I( V0 m# R5 r2 f/ B8 yAns : 通常Asymmetric 的MOS 大邊是 Drain 小邊是 Source ，那你的輪入端應該是指Drain吧: M! v! w: j6 h2 u  y7 l

/ s4 Q: p/ p$ ?- T" b9 t" y>>另一個問題是  為什麼Techology File 裡面有寫到{  on  off  on  off  } {LB}}  LB我定義為NPLUS   我知道
8 w  w( w  D, m* s  c    這表示{  左  上  右  下  }
! [& u9 z2 |+ y/ C8 A7 o7 `7 _Ans: 看你這樣寫很像是Laker TF 的 Format ,如果是，那它並不是你所說的 {左上右下} 的關係喔。
% u& z) k1 o; l9 W3 J+ ~4 T        這點要注意。Laker Manual 上寫到那是 Repeat Pattern !!  請看附圖
$ K" H8 ?* j% P: t, B  b        { on  off   on  off  } 是對應到下面的 區域  後面就重複了，所以叫做 Repeat Pattern
# C9 O5 j6 o+ s( z! ?        { OD Poly OD Poly }   
" `/ `2 S' J9 d* s: s, D        {  1    2     3    4   }       在有 on 的 區域就會產生出你的 LB =>  Npuls layer 5 r- n' F: t" z$ c$ c- T5 f

$ |2 v* p; x3 G>>我試過  如果把左改成off  那在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再
+ e6 J  A* B& C; ]# [0 T    畫layout十有什麼差別呢
, N0 ~" J8 X. t# H0 p' LAns: 你如果選擇 off 的話，那在Create 這個Device時，他就不會產生Layer 在相對應的區域了。
作者: m851055    時間: 2007-7-21 08:24 AM
原帖由 jauylmz 於 2007-7-17 09:16 AM 發表
3 x3 \" ?3 p  R( z% H>>請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
" ~6 u! w$ _6 v+ }8 D/ k3 t5 t3 XAns : 通常Asymmetric 的MOS 大邊是 Drain 小邊是 Source ，那你的輪入端應該是指Drain吧  ?1 l9 g2 |) R! r
) y3 x' H. o* ~+ A) |
>>另一個問題是  為什麼Techol ...
8 Q% z% {! n7 I" E4 ?. q; q- q

( T, A  m; u4 `) O1 D" n% ~% ~# b# P5 d6 _# s6 R

) @! C. f8 t2 `5 r
3 b/ ]+ Q7 O, T* s: X3 l) y此圖設計是耐壓到16左右的設計，一般都用symmetric設計，很少使用asymmetric設計，除非空間不足。
7 h, A: I* ^5 Q在25V左右之耐壓一般又是另一種設計方法，有deep Nwell layer，相關layer約為16-18層。



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2