Chip123 科技應用創新平台

標題: 請問ic design及layout的分類有那些 [打印本頁]
作者: 君婷    時間: 2007-6-18 08:06 AM
標題: 請問ic design及layout的分類有那些
我從書上得知ic design分full custom,semi custom。
8 Y. Z' f$ N2 k$ B0 V6 m% I而學校教的是full custom並且這是偏向於往analog design，至於semi custom可分programmable device,standardd cell,  gate array。
5 R1 s: p( J) o9 {另外學校教的vhdl 使用fpga分類在programmable device 部份，而ic layout只知分成analog,digtal,混合,rf 4種領域。
0 l- W$ A9 O& f現在小妹想請教一下ic layout如果應徵的公司是作digtal layout，是不是變成使用fpga裡apr的功能自動佈局? 即非學校所學full custom的方式來一條一條的畫layout?- G  L4 f( }/ I1 f
還是不管是畫什麼領域的layout，所用的軟體皆是業界常用的 如laker,cadence等，只是畫digtal layout時 其中使用到apr的功能來輔助?laker,cadence有apr的功能嗎?' {* u- F, H) K: C
還有ic layout除了小妹所說領域外還有那些嗎? 因為我聽老師說有學姊 先學完了analog 然後換公司學digtal 接著又換公司學混合，最後目前又跳去學RF，所以小妹想知領域有那些 及使用的工具差異性在那?或是同樣的工具 但佈局方式有何差異呢?
. D: P+ p  F' d! C/ P謝謝^^
作者: masonchung    時間: 2007-6-18 09:58 AM
先學完了analog 然後換公司學digtal 接著又換公司學混合 ...真是夠猛
- H+ l' {% M" d6 j* s光學 analog layout 妳可能就耗掉不少青春: u, N% E5 d+ ^. J' K
不過這樣就很夠用了啦~
( W: @. ^! r' |2 ?/ X9 _. y數位 layout 快要被整合到前端設計流程內
$ X0 i4 N' x, |+ T5 m/ w若是妳有設計數位電路coding的能力 可以往數位走,不然的話...還是做 Analog , RF 比較好
作者: 君婷    時間: 2007-6-18 11:00 AM
你好
' M8 y: d! q( M& y# V0 P前端設計流程我不懂是什麼意思?但聽說analog的公司較少耶 ，光只作analog就足以生存了嗎?* t% }3 ~6 X3 W2 r& y! ~8 I# O
靠analog就能有很多公司可換嗎?因為聽說是靠換公司讓自已待遇提升，除非一開始就進好的公司，而學姊那樣就令我覺得那樣 應該才是有價值的layout工程師 在業界應該能很吃香 ，能換到更好待遇的公司，而ic公司 很少人待到退休的，聽說都是學會一樣領域就是換新的 學，而analog到底要學到怎樣才算學完 才可認定可換領域去學數位或混合，這點能回答嗎? ^^- q* M' V2 p3 [3 R& n
怎樣才算有價值的layout工程師? 單獨追求一個領域的專精 還是像學姊這樣欲學完全部的領域?
2 \/ H+ N% `1 _/ E% m9 E我是說這有價值的工程師 能令他得到應有的代價 賺大錢  |& C& C. l( r8 `. {6 s
& W; R, r' ]. d! E( l2 T( i7 Z# U

2 j2 v8 h; y. t( M0 w) k/ Y+ n4 s* X1 ?
我學姊是因為他老公目前正作ic design engineer 所以他們計畫將來自已開ic house，而學姊更加積極的學，說不定正好合適作layout部門的主管 所有領域都很熟1 {! Z( ~9 g3 A& y
- }7 |: \8 ?: e6 h5 _
[ 本帖最後由 君婷 於 2007-6-18 11:06 AM 編輯 ]
作者: masonchung    時間: 2007-6-18 06:16 PM
前端設計流程 就是包括 演算法開發 電路Coding 模擬 合成電路 FPGA驗證...
% n% H9 d0 u( z5 K7 J5 H
6 w3 S; G9 j3 y! A1 s其中 數位電路合成將會和數位電路Layout整合在一起/ D- X* ~  N$ D

4 n; a) Y* l: z% p2 u+ B以台灣人的個性 analog的公司 很快會像雨後春筍的冒出來
, B4 a0 ~% W- u, i6 L7 j; ?
9 \6 {2 M% L4 M+ S像是香雞排 甜甜圈店一樣
$ I& A; k1 r# `" ~: a; O2 H& g8 @7 x) c5 M/ W
有價值的工程師 能令他得到應有的代價 賺大錢?? , U# p6 b/ a$ {% J$ Z
工程師 想獲得應有的薪資 真不是一語可以道盡滴~~
3 r* [9 a- ^! j( ?4 K9 J6 |2 _; F% E
[ 本帖最後由 masonchung 於 2007-6-18 06:24 PM 編輯 ]
作者: 君婷    時間: 2007-6-18 07:43 PM
謝謝版主的回應4 R3 h$ S7 |+ N  D, h+ w7 ^
另外可否請問一下學習ic layout 有作到i/o pad 這部份嗎?  i/o pad這部份是不是pad的設計者負責設計的?
  {9 N3 H2 M# Q+ ~1 A& ?layout工程師是不是只是作到verification 後再作post simulation 最後再作steam out 轉出GDSII檔，這樣Layout工程師的部份就算結束了? 而i/o pad的部份與 layout工程師無關?2 }8 h; O" B0 \6 P, c% }8 j" Q
這是小妹另外提出的問題 謝謝^^+ {4 _1 A0 \4 k! Q4 I& f
同時也謝謝版主熱情的回答^^
作者: masonchung    時間: 2007-6-18 08:16 PM
這個留給本區的專家回答好嚕 ^^
作者: finster    時間: 2007-6-18 11:22 PM
一般來說,Fully custom layout就是指analog layout,全部用手工畫的,學校大都教這種% y: D# [' f  t6 O; }
而digital layout一般則泛指APR,我印象中學校並不會教這門課程,APR一般都用在digital或者whole chip,APR並不像Fully custom layout那樣需要手工畫,80%幾乎都在下指令,只有一些比較需要特殊情況時才需要動手畫線或者修一些error
( S; O+ }7 p7 [& m8 z就我所知,Fully custom layout絕大部份並不會太熟悉APR,而熟APR的只懂得基本的Fully custom layout,兩者所要考量的情況並不太相同,會有兩者兼具的實屬少數,在我所認識的朋友當中,還沒有兩者精通的
9 t/ c3 _. C2 N, E! EFully custom layout需要注意每一個device的畫法和擺放位置,而APR則較注重整體timing和digital function
2 G7 g4 o& f8 G$ b) s8 V) n8 s3 Z6 U- Y  s% w% C: ?8 |
至於standard cell和gate arry就較難區分
% m- ~5 M: N( b% w2 z" V或者應該說standard cell和gate array並不是一般ic design house會自行開發的,通常會作到standard cell和gate arrary都是提供design service或者像TSMC,UMC之類的公司才會作到的部份
8 k8 I, C2 b+ N8 T一般來說,ic design house都是直接向TSMC/UMC之類的向他們索取standard cell及gate array! I5 Z) j' p1 N0 b
而standard cell和gate array都是用Fully custome layout手工畫出來的,然後建成類似P cell形式: L8 Y5 w8 W% g
製過過程有點煩雜,只要TSMC/UMC有開發新的製程,他們就需要開發新的standard cell和gate array
8 ~6 ^6 K& ~$ O0 R$ W; A. D6 P8 h0 T/ c* \! ^- [# s
至於問到I/O PAD
* d) l' x4 m! h一般來說,I/O PAD都是製程廠提供的standard cell裡面就有附了,當然,還有一種情況是ic design house需要special I/O PAD,如此一來ic design house就需要自行畫一個符合standard cell rule的I/O PAD,而有關於I/O PAD的rule在製程廠所提供的電性規格書上都會有其相關rule,只要照著上面rule來畫就可以了6 G$ P- i8 Z+ L
另外,在作special I/O PAD時,需要特別考量ESD問題,因為整個chip若都是用standard I/O PAD,只有使用一個自行開發的special I/O PAD,那依照ESD的關點來看,若沒有照製程廠的rule來作的話,通常special I/O PAD絕大部份都會有ESD問題
作者: 君婷    時間: 2007-6-18 11:55 PM
你好
; [- N# I9 _4 f聽副版主如此的說明，小妹想請教一下對於digital layout ，使用的tools並非用analog的tools嗎?' I1 C2 w6 |- L: _, q% P# c
如FPGA...
& S. o1 A2 s+ T8 ~因為我也修過FPGA使用VHDL來設計IC的課程，但這是只要會寫程式就好，電路圖 佈局都幫你作好了 及電路合成。. v/ a) B  p. K! P) h- ?
digital layout有用到FPGA嗎?或是所使用的軟體工具有什麼? 另外學digital  layout 好像比analog輕鬆耶?! q- a# D* V$ ], M4 I
麻煩你一下囉^^
作者: finster    時間: 2007-6-19 09:20 PM
嗯~該如何說呢
5 z: R  x* d6 {6 K" X工程師有分類比和數位兩大類/ }$ L0 @" c2 A2 {5 \( l
其中類比工程師使用的tool絕大部份是SPICE,在layout方面較為直接關連的則是Fully custom layout
/ `0 i4 x: s( w' _2 G- U而數位工程師則是使用Verilog: p: \' v; z) D, Q9 \
其中類比和數位有一個很大的不同是數位除了在用Verilog(VHDL)模擬function和timing外,還可以使用FPGA來作實體的模擬,至於FPGA是什麼東西,解釋起來有點麻煩,它算是一種實體的gate array,數位工程師在用Verilog(VHDL)寫好code之後,驗證都沒有問題後,在作whole chip的APR之前,通常會先作FPGA驗證,也就是將Verilog(VHDL) code實際用FPGA來驗證,看看其function和timing有沒有問題
3 [; D8 ^) j3 X: c# P所以,FPGA和layout工程師完全沒有任何關連,FPGA純粹是數位工程師要會使用的眾多tools其中之一3 j  ~/ P! R% f/ N

  @8 O7 |2 f- K再來要說明一點的是
, }# u) I) d1 QFully custom layout和類比工程師有很密切的關連,因為類比工程師在作完pre-sim之後,是交給layout來完成電路layout,然後layout工程師在作完LVS,DRC,ERC,抽R-C之後,交給類比工師作post-sim,都沒有問題後,也許會直接tape-out,又或者交給APR作whole chip整合
9 f) Y+ _3 `( w* I6 U" B! ?而數位工程師則和APR有很密切關連,因為數位工程師在用Verilog(VHDL)驗證完自己的code後,然後作合成,再來則是交給APR作whole chip layout
  C6 K: m/ A+ o所以,類比和數位兩者在使用layout資源上是有所區別的* \1 N% ^9 {1 }
故而一般的layout工程師也大都分成 Fully custom layout和操作APR的layout 工程師,不過,一般都是總稱layout工程師,只有在細問下才會區分是什麼種類的layout4 |# Y; ]- h  J7 I& P
# Y) n/ T, S0 l6 o' e: {5 g9 `5 \8 y
最後,Fully custom layout和APR基本上都是使用同一種tools7 s# [5 D$ w: b
只不過,Fully custom layout需要用手工來畫電路元件,而APR則是將數位工程師寫好的code利用tool來作的whole chip layout% @, m8 p! p% D- z* t+ [. _
用簡單一點的說法
4 b" s5 X' e# o( nFully custom layout要用手工方式將類比電路畫出來,所以需要很多layout技巧及方法,通常這些都需要經驗,而且要花不少時間
) ^% k" Y& ]4 OAPR,幾乎都和數位工程師有關,本身並不太需要有電路的觀念,同時只需要一些最基本的layout技巧,操作APR幾乎都是背指令,背流程,重點在操作APR tool,不過,在作APR的過程中,時常需要一些如何使APR繞線時間縮短的經驗
: ^% F/ i9 n% ]  F學校通常只教Fully custom layout,至於APR方面,就我所知學校方面絕少有這方面的課程,而且APR只是要會操作tool,所以學校方面甚少花心思在這
4 p6 x+ o, N  W5 I( o
2 C9 ~4 a2 g' }' H1 ?/ y! g, v, t4 Y大體而言,Fully custom layout需要有一定的layout背景才比較容易上手,而APR就比較不會去計較有沒有layout觀念
+ G! W# z! d8 }3 o1 s3 v至於Fully custom layout和APR那一種比較輕鬆,我覺得是見人見智2 H' S9 D( O# v
不過,就我自己的觀察,Fully custom layout雖然要花不少時間,不過,它是畫過一次之後就沒有較多的後續問題與tool操作
* V: }: g: O! j5 R" p2 b& ~# D4 Y而APR若是沒有一些小技巧的話,時常要來來回回作同一個動作好幾次才能夠完成,如此一來所花的時間就比Fully custom layout來的長
作者: 君婷    時間: 2007-6-19 10:41 PM
謝囉!
( y+ ]7 C* e+ H, `- H2 i大略了解數位與layout關係較不大 ，另外可請問一下tape-out是指什麼?曾聽說稱為 光罩設計完成。
6 K' H" G2 S" `) b' Y) u但仍不清楚 解釋及中文翻譯其名稱為何，而vlsi概論也沒寫@@
* c! A, h% J7 t0 j7 Zlayout工程師不是只是作到進行stream out轉出GDSII檔及verification report 後交由晶圓廠不就完成工作了嗎?
作者: jianping    時間: 2007-6-20 11:39 AM
標題: 回復 #10 君婷 的帖子
Tape-out是指IC設計公司整個案子確定結束，要送出去開始作光罩，那∼∼∼那時間點我們就稱為TAPEOUT，那時也是整個團對最開心的日子，有的人甚至會在TAPEOUT前一個星期開始吃素，呵∼∼∼: H' I% @3 G2 c. t& Q. P3 G
TAPEOUT翻譯是什？？其實我也不知，但我建議您∼不要什都翻譯，有些字詞翻譯後∼人家反而聽不懂你在說什。( \% I! v+ ^( U/ `! J
LAYOUT工程師在TAPEOUT後是不是就結束了，其實也不一定，也許你們公司還會要你看光罩（JDV）Check your MASK，甚至IC出來有問題，需要作FIB等等，你是不是完成工作，應該是取決於你會多少東西，IC出來要打ＥＳＤ∼∼不是每次打都會過的，如果不過∼∼∼那這方面LAYOUT可能要檢查一下並提出一下自己意見，因為貴公司可能會把IC拿去作分析，你可以到宜特公司網站看看∼∼你就知道有很多東西可以玩的。; V; U9 h/ [7 Y
也許∼∼∼貴公司有時需要『參考』一下其他家的IC，那你就要會看照片，也就是逆向工程∼∼∼你的工作是不是結束了，應該是取決於你知道多少，多知道一點∼∼你就會多累一點，公司也會多一點工作給你，你的休息時間也少一點∼∼  ^_^
作者: sjhor    時間: 2007-6-20 01:30 PM
標題: 回復 #11 jianping 的帖子
Tapeout? 翻譯?
3 ?5 s0 Z& B; t+ a4 U1 P6 b! J. j這個  可能要 LKK 的人才會知道唷!!
. {/ ~8 i, _- ]# d& c讓我說一下歷史吧!!
8 x, J& V$ U5 z8 Z* ~2 ]5 a# m! n以前網路還不發達的時候!!!  就有IC layout 了!!!6 U5 z3 o2 @& Y, W) ]
在當時 .db file 完成後!!  要將這些電子檔送到光罩公司去!!!
9 f* x9 L( C$ g沒有網路!!  只有磁帶機的時候!!& E7 J3 ^! _  ?/ w) c: x
所以  要將這些 .db file 上到 tape 上然後 out 到光罩公司去!!
) f* f) C5 c, A! i: D這個動作!! 當時的 " layout engineer" 叫做 "tapeout"
; e; Q( f, F% ~: V' ^# y9 ^$ x所以  這個名詞  沿用到現在!!7 V# y6 ?# o, a/ g: T$ E- J
所以  可悲否?7 i5 g9 O8 i7 c: f% k: x
高科技使用的名詞都沒有進步說!!
作者: 君婷    時間: 2007-6-20 06:10 PM
哈哈原來只是將case結束到送去光罩這動作 如此稱呼，但是談到專業名詞 ，若有天有機會進入工作學習，而帶你的前輩都用專業名詞英文來帶你時，我怎查英文名詞的解釋? 我知道不該去記中文翻譯 因為每個人可能翻的不同，但要知這英文名詞 是指什麼 作什麼? 問過老師 居然說沒得查@@; A+ X) F% @2 j
請問大大你們的經驗 是如何處理地  請說說唄><
作者: jianping    時間: 2007-6-21 09:30 AM
標題: 回復 #13 君婷 的帖子
我的經驗喔∼∼∼一開始新生是到公司當啞巴跟耳聾，因為他們說啥我都聽不懂也回不了話，再來就是當啞巴但不是耳聾，因為我聽的懂他們講的英文專業名詞是什意思，但我回不了話講不出口，最後到現在的我不是啞巴也不是耳聾，並且我在公司講的話中∼∼如不插入一兩句英文，好像顯不出我專業的樣子，哈∼∼你說我虛偽嘛？？？那我告訴你∼∼∼園區工程師都是這樣的。( b+ t" C+ U" e
所以∼∼∼不用怕，先進公司操一下∼∼大概一兩年你的話中也會三不五時插入一兩去英文，不然你會覺得你好像在講火星話∼∼人家都聽不懂，唯有英文專業名詞人家才聽的懂啦！！
作者: jinwar    時間: 2007-6-22 01:55 AM
小的Digital APR 可用Cadence的Enconter http://www.cadence.com/products/ ... ncounter/index.aspx+ f; M% P/ D7 q8 |7 L4 g$ |
Million Gates以上可用Magma的Blast http://www.magma-da.com/c/@PQXsfbl.ZSAao/Pages/blastfusion.html
( K$ g# P8 D: Q但synthesis 做最好的還是 Synopsys 的 DC http://www.synopsys.com/products/logic/design_compiler.html , 如果要Best-in-class timing, area, and power QoR, 選它準沒錯.8 M# ]: J7 ]8 ~, p
STA和DFT, PrimeTime http://www.synopsys.com/products/analysis/ptsi_ds.html 和 Tetramax http://www.synopsys.com/products/test/tetramax_ds.html也是首選.) L* n+ Y5 E) e3 W( {& ~- ^, K
1 U: ]8 x. X  m9 a1 J+ r3 x
不知學Candence的Virtuoso(含Assura)和以上的APR tools, 那個要花多點時間?- H0 v. t+ M2 {1 m

. L2 _, i: B* V8 Q[ 本帖最後由 jinwar 於 2007-6-22 01:56 AM 編輯 ]
作者: ianme    時間: 2007-6-22 11:21 PM
cell的部份不見得是Fab廠提供的，只是泰半單位沒這能力自己搞出來所以就直接用。有些比較有能力的單位就會自己做，其實也不用太多人，反正那也只是做做苦工，只消一個學期找個班級分派一下，每人弄個一個，很快就會有整組的東西可以用。2 `. t/ W0 Z' K, g) x* c$ S  \) `
# {; b% @, |/ I$ o7 t8 N
Full-custom指的應該是依照需求完全量身訂做的，從無到有。類比電路才比較需要這種方式，類比要做系統不好做，但是不表示類比就沒有用途。真的IC Design個人認為這才算是。這上面要探討的問題是很多很多的，思考需要非常慎密，國外的類比工程師是做一輩子的，我老師說過，一個好的類比工程師需要培養至少十年。類比需要的是實力還有不斷的try error得到的經驗才會慢慢有所成長，絕非tool玩玩就可以搞定。也因此比較難學，可是相對來說待遇也比較好。不過付出的心血不是旁人可以想像的。1 I  N  [5 m% y: O& i! u) ]

1 V! x, i1 p' u# Y' n- h' r1 oSemi的話指的是利用現有的半成品，也就是眾多公司推出的PLA、PAL或是FPGA、CPLD來去完成你想要的電路，在這上面的話因為數位電路比較沒有實現上的難度，所以這邊數位電路較多。數位電路著重在timing issue，只要不要有meta的話其實怎麼設計都不會沒有功能，當然這是指比較低頻與一般類型的，在這邊的tool發展眾多，這好像不太需要什麼時間精通吧?基本上就是照表操課，難是難在裡面要設計什麼電路，也就是System Level，或是比如比較偏向計算機的問題方面的東西，過程根本沒什麼難度可言。基本上資料非常完整，只要照做就會有東西出來。也就是說"取代性高"。
5 b7 X, u& v$ R7 L* N( d( \0 M& o" `& e+ H  S' G
類比電路也是有類似可規劃的元件，只是應用上很少很少，所以這兩者是以實現方式來區分，並非以數位類比來區分!  W8 H5 `2 q# G* K; M# z

2 `5 s* Q* j( g9 F) X( v君婷，雖然發問是好事，可是問多了代表沒有思考，也沒有自己動手去找，你問的問題我覺得有這空間可以自己得到，討論歸討論，還是要一步步去規劃自己去磨練自我才能達到目標。如果妳要走類比，那光在這邊問是不夠的，還是要回歸到學校裡面回歸到理論基礎面，再配合長期的實作，才會有所成長，如果是數位要熟析tool操作的流程，還有要著重在系統層次還有state machine跟timing issue上。像你學長姊那樣我不認為很好，Analog跟RF沒有個數十年學的到很精深?我個人學analog兩年多，我覺得我還淺淺的在這邊摸過，世界之大之博大精深，豈是短短的數載寒暑可以得窺?全世界不知道有多少高手有多少能人異士在這邊努力，人家都職業的，吃飽沒事幹就開始想要如何才能更好。在這領域打滾心態就要正確，是超越自我不斷追求極限，接近完美；不是與人相較，比看看誰比較好，換個角度看就是比誰比較爛。很可惜設計產品就是有跟沒有，差一點點水準都不夠。比較的角度要朝向自我，明年的今天妳能比今年多多少能力與結果，這才是重要的。做一做就跳然後自以為學到東西這種心態頗要不得，這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人，那可是用一輩子來研發的，我們三五年就想要幹掉人家那是談何容易。
% K" @" q: p' Q2 u& ?; b
" v  W4 J# S0 I2 h[ 本帖最後由 ianme 於 2007-6-22 11:40 PM 編輯 ]
作者: ianme    時間: 2007-6-22 11:24 PM
標題: 回復 #12 sjhor 的帖子
承先啟後，經典的東西何必再改?搞名詞那沒什麼意義，不變的真理還是要腳踏實地。這樣的名詞也突顯了IC Design的進步與血淚。
作者: amanda_2008    時間: 2007-8-9 10:56 PM
標題: 脸红
哇，大家懂得好多哦！！！！！！
) L) ]- G+ q6 O0 T( A' z. r4 w$ h                                                                              
  N, S' y' b  }* V) M看来自己真的要多学习，进到一个圈子里，如果连圈子里的东西都了解的不全，1 F7 N& j: z& v  Y3 w$ E/ H
                           8 M) M& b  I5 Z/ D1 \
也真说不过去！
作者: shmiyi    時間: 2007-8-14 11:47 PM
標題: 請問ic design及layout的分類有那些
其實TAPE-OUT 是指 設計者 交付給製程工程師的一項作業 , LAYOUT佈局不只是要驗證過而已& i6 [; B+ M& e( l- }2 Z
製程方面也有製程上的限制 ,當這個CHIP有問題的時候 , 也會迴流 ,
5 g( W2 {% i8 `I/O PAD 是不用畫居多 , 反而是旁邊連著ESD元件要多多注意了
  v9 A' X/ K. F3 E& C/ c  o) z APR現今都用在數位部份 , APR有獨立的專業軟體 可以繞出整塊方形的數位電路
: d/ B7 l& e! w3 N# w至於要用多少數位電路 還是要看design , 只有一點點還是要用手劃
作者: yhchang    時間: 2008-2-6 01:24 PM
標題: 回復 3# 的帖子
現在想要開公司難度越來越高
7 l* u. j7 A3 G% r如果是下.35um製程
% K8 S; y! C! d) Z$ d: |下線一次全部的光罩費用也要兩三百萬
  ]- y7 J' }# @  R( C" t8 _) S就算你資本有一千萬  扣除人事成本  也只能給你玩兩次
8 W9 m. o- P' P9 V8 Q. D; W$ r7 w; \$ C3 o' h* n' O( E: c
如果是更先進的製程
9 v4 X8 o" V4 D  l7 E, B) y比如99奈米 那就更貴了
; ~/ Q8 T" w: E0 X  Z" D* kTAPEOUT一次就是兩三千萬不見了) N8 X; i* z! k& F1 U
所以開公司之前要先想清楚  有沒有辦法冒這樣的風險- a7 v$ a+ b" x0 n+ s0 I
公司的人才素質有沒有辦法讓CHIP一次就成功( k: y8 O: J, [! \3 A1 d" N+ T/ s
& Z& n; U4 \5 e
更重要的是  就算IC WORK也得要有客戶要
0 e, i. l4 Q' B6 x$ {能量產才可以開始賺錢
" W1 a3 k7 {0 z公司不一定能撐到那個時候
作者: yytseng    時間: 2008-2-13 12:42 PM
full custom layout 在於熟練+經驗% {, T7 q, B+ L, x) Y8 L1 W. ?
挑戰是現在缺乏 nano meter litho-aware layout tool, 你不知道你畫出來的東西6 s5 T& V! e: |0 l
在做完光罩之後變成什麼樣子 你以前學的東西通通不能用了
) {# ~/ w$ J- x8 {% {  A6 j不過好在轉到 45nm 的 analog layout 在台灣還很早
1 A1 r$ M; ?  D* q+ ~# B/ B  t" C/ R# `; R
digital layout, APR 在於觀念+解問題6 J4 C/ T+ [5 @+ }& s
挑戰是現在缺乏完整的教育訓練,以及完善的tool( Y; d' g" _2 w
有幾間台灣的公司已經轉到 tsmc65 對於這段期間做 APR的人會很痛苦/ I  ~9 j- E6 q2 l3 V5 S
/ p0 D0 ?+ y7 S# r5 \
如果自己學習能力不是很好,眼睛手腳還ok的話,選 analog layout 比較好
, a- ?: y9 |; j% T做 APR 不是操作tool 那麼簡單的,舉例來說,我用過的tools你可以數看看有幾種
8 h  C, K# P% udesign compiler, physical compiler, astro, ic compiler, tetramax, vcs, rtl compiler, encounter test, soc encounter, conformal, virtuoso, ncverilog, ic61, laker, verdi, blastfusion, fastscan, calibre, primetime, cts, apache, celtic, fire&ice, starrc% X/ u% p, N' z2 ~' }/ B
  L5 P6 J6 p" p; `: ]
光是manual 和教材,可以堆的比人還高了....
作者: yytseng    時間: 2008-2-13 12:49 PM
另外回覆發問者
+ `! e. ^1 T; I& ? laker 和 ic61 中的 APR 功能
5 X% Q7 L* Q% J9 z6 ]* w 只提供 digital cell counts < 10K ' f8 u; K0 ^  t* `& F9 u4 _; |& s
而且 缺乏timing constraints4 h6 t( y0 y: V" R* @, M# w2 z

6 b. G5 J. p( v, T8 ~/ t 因為它內部的 router 是 shape based, 要處理 APR 動輒 million cells 的情況目前機器能力是沒有辦法的
! u/ `2 j! n: I* \ 而且...65nm的 rule 還沒 support
作者: wxyz666    時間: 2008-2-15 11:48 PM
原帖由 ianme 於 2007-6-22 11:21 PM 發表
+ C) H% c" ?5 o9 T# @- H. s  H像你學長姊那樣我不認為很好，Analog跟RF沒有個數十年學的到很精深?我個人學analog兩年多，我覺得我還淺淺的在這邊摸過，世界之大之博大精深，豈是短短的數載寒暑可以得窺?全世界不知道有多少高手有多少能人異士在這邊努力，人家都職業的，吃飽沒事幹就開始想要如何才能更好。在這領域打滾心態就要正確，是超越自我不斷追求極限，接近完美；不是與人相較，比看看誰比較好，換個角度看就是比誰比較爛。很可惜設計產品就是有跟沒有，差一點點水準都不夠。比較的角度要朝向自我，明年的今天妳能比今年多多少能力與結果，這才是重要的。做一做就跳然後自以為學到東西這種心態頗要不得，這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人，那可是用一輩子來研發的，我們三五年就想要幹掉人家那是談何容易。

  w- t8 S4 `/ x5 x3 F4 K她指的是IC的LAYOUT喔，不是IC的DESIGN，Analog和RF要互跳也不是一件容易的事5 L* n4 O/ K  W" p) W
1 o/ L1 x1 o. f/ C7 U, v0 u) W. k1 s
還是高速的數位IC還是會走　FullCustom 流程
作者: HZ徐    時間: 2008-3-10 03:26 PM
聽一聽各位的意見之後, 覺得受益良多之外,另外有一些感想,我覺得教育下一代的教授與老師要負起一些承先啟後的責任,並要積極的成為業界與學術界橋樑的工作,不然在學校的學生們或是即將畢業的準工作者,對於整個業界與工作環境生態與使用工具只知其一不知其二,便會造成很多學生根本摸不清楚自己到底在學什麼,或是學了這個要做什麼用? 基本上發問者的疑慮很多是老師必須解釋的,而不是回答不清楚或是自己問,當然培養學生找答案是很重要的!但是完全不會帶領方向的老師也是很糟糕的! 台灣的教育與師資淘汰制度需要更嚴謹執行才行,不然誤人子弟可是會拖垮這個領域的人力資源的!  以上 請指教! thanks.
作者: semico_ljj    時間: 2008-10-23 02:49 PM
"做一做就跳然後自以為學到東西這種心態頗要不得，這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人，那可是用一輩子來研發的，我們三五年就想要幹掉人家那是談何容易。"有理！
作者: semico_ljj    時間: 2008-10-23 02:51 PM
“挑戰是現在缺乏 nano meter litho-aware layout tool, 你不知道你畫出來的東西0 N' K. z: }& ?, ^( j+ x+ B
在做完光罩之後變成什麼樣子 你以前學的東西通通不能用了
& Z+ r/ q% t- t不過好在轉到 45nm 的 analog layout 在台灣還很早+ J% f  V( q/ l" e
”45nm真的有这么恐怖？



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2