Chip123 科技應用創新平台
標題:
systemc中的inout類型,在搭建TOP的時候怎么處理?
[打印本頁]
作者:
fayfay521
時間:
2007-7-12 10:00 AM
標題:
systemc中的inout類型,在搭建TOP的時候怎么處理?
$ U) ?/ x( ^5 G) z0 A8 Y, x: j$ `
求助各位大大....
6 I" L: Z5 @* M& U1 A4 I
我在做一個cpu agent的驗證,驗證代碼是用systemc和 C編寫的
( Y. z7 h! y& r. D# H
在ncverilog下做徬真...因為有inout類型的耑口,在徬真時,會有警告.
% b' D3 D% A+ `( e! v! i
但是這個警告又不能被忽略,大緻意思是:systemc將sc_inout類型耑口當做out類型的.
7 w- K% ?$ s# G P
在讀操作中,如果是systemc本身寫的值,而外部寫的值將被忽略....
2 T8 c5 j3 p9 E7 m# I4 H* Q3 r8 j$ I( m
請問,sc_inout這種類型的在搭建TOP時應該做如何的處理??
作者:
fayfay521
時間:
2007-7-12 04:20 PM
$ y6 U$ K- u6 t
. L* {8 ~( w5 k) d+ ~6 E
高人指點一下啦,我試暸一天還是沒有結果...55555
0 h }& E& \/ j- V i' L4 e% k
bfm的input接口和verilog寫的 RTL CORE的inout的連接有問題...
- h g2 _* t* ]. y, g4 B8 h
怎么解決嘛..555555555555555555555
作者:
fayfay521
時間:
2007-7-13 03:46 PM
謝謝2位
' _, l1 |9 h# ~. T! @4 A
0 x$ F4 V7 R+ c" c5 X$ V
我自己重新把TOP搭暸一次,因為我的耑口是inout和inout相連,所以比較痲煩.
2 m' ]; h; |9 E8 h
看暸好多資料.我把所有的 inout分別都簽成2跟綫,一個輸入input,一個輸齣output,還有一個控製信號.一個糢塊一個糢塊慢慢的連..頭都大掉暸..
8 a. v* i6 a3 G- o4 s( V/ z
$ @9 N4 v: y, H
現在纔髮現,top不是想象的那么簡單...
+ @& @+ \# i# Z9 o9 N( s
時鍾,復位,連綫,oh my god......
作者:
fjuphilip
時間:
2007-8-22 12:01 PM
標題:
systemc中的inout類型,在搭建TOP的時候怎么處理?
在verilog 中 必需宣告
2 }1 W! H2 e- l) Z6 s8 ]9 e( X; i
; B/ W9 F7 p! a: e
inout [7:0] data_bus;
$ t4 H5 p1 E5 D! C; ^# G
wire [7:0] data_bus;
: F" C, I. p8 \1 D
reg [7:0] dat_out;
+ F: y9 Z7 W& g
assign data_bus = (we) ? dat_out : 8'bz;
0 }2 Z1 H1 L% O$ f2 W0 u+ k" j
- p; [$ a2 Z* @6 x6 e; Q: i) N
當資料寫到外面 時就由we(write enable) 去將dat_out 打開
8 v; T; R3 E/ w/ A0 y/ ?
資料讀入時,就可以直接讀取 data_bus資料
作者:
masonchung
時間:
2007-8-22 12:11 PM
轉貼:
0 |0 V4 N( N5 g+ `$ \! I
小菜门，今天讲一下inout类型端口的建模，和不确定输入的约束！
: b5 n; T7 T9 ]5 J. D5 b7 y
在VERILOG中的INOUT类型是数据通信中常用的，比如，DATA BUS ，
! T# s6 a3 k8 D' @. ~5 ~
ADDRESS BUS，这些地方必须用到INOUT类型端口，但是VERILOG中的inout
! F7 W& @: X/ E! \- \! u/ k
和System C中的sc_inout是有区别的区别在于verilog中的inout就是输出和输入类型
; K( l6 A8 q' }& _# O
而system c 中的sc_inout不但是输出，输入类型，而且可以单独当做，输出类型，它的输入作用只当作一种访问，就是其它的端口或是信号可以访问，不过在VERILOG中如果安排的好，也可以是这种类型，这样可以边对端口输出，边访问，进行检测，以达到正确输出的效果！
4 U$ D: l8 S- g6 M- y
好了，下面开始正题，估计，很多初学者用INOUT肯定是会用的，但是做硬件，你不但要会用这种语言还要了解这种语言是怎么实现的，只有这样才能成为高手，何况，verilog,
5 h* j( J) s( `
system c都是开放源代码的，没事的时候可以读一下的！
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
$ U) ?/ x( ^5 G) z0 A8 Y, x: j$ ` $ y6 U$ K- u6 t
' _, l1 |9 h# ~. T! @4 A