Chip123 科技應用創新平台
標題:
systemc中的inout類型,在搭建TOP的時候怎么處理?
[打印本頁]
作者:
fayfay521
時間:
2007-7-12 10:00 AM
標題:
systemc中的inout類型,在搭建TOP的時候怎么處理?
2 @ V( W+ \9 F: g* p& `+ b/ J
求助各位大大....
. ?$ Z9 f* W- w. Y
我在做一個cpu agent的驗證,驗證代碼是用systemc和 C編寫的
3 E9 O" p4 l/ }9 p1 g4 S
在ncverilog下做徬真...因為有inout類型的耑口,在徬真時,會有警告.
& p8 d8 Q) ^* A3 Y \
但是這個警告又不能被忽略,大緻意思是:systemc將sc_inout類型耑口當做out類型的.
0 _9 G9 a' J6 f4 Q* P
在讀操作中,如果是systemc本身寫的值,而外部寫的值將被忽略....
0 o: a8 T& z' \ s! h
請問,sc_inout這種類型的在搭建TOP時應該做如何的處理??
作者:
fayfay521
時間:
2007-7-12 04:20 PM
0 I* {" I; \8 l% J6 A
7 p/ p* j2 x7 L' e$ G
高人指點一下啦,我試暸一天還是沒有結果...55555
& s; S/ r5 T) e/ W: y, @% U
bfm的input接口和verilog寫的 RTL CORE的inout的連接有問題...
% b8 Q$ K9 g: R7 u8 e9 W6 s i
怎么解決嘛..555555555555555555555
作者:
fayfay521
時間:
2007-7-13 03:46 PM
謝謝2位
u9 |3 b% r+ q3 c( T, `3 f
) {( @. i; S% q0 ?5 o! d
我自己重新把TOP搭暸一次,因為我的耑口是inout和inout相連,所以比較痲煩.
7 w# R" y2 _8 W0 b
看暸好多資料.我把所有的 inout分別都簽成2跟綫,一個輸入input,一個輸齣output,還有一個控製信號.一個糢塊一個糢塊慢慢的連..頭都大掉暸..
5 n8 \# D% s" Z: A1 _2 {
) y8 F8 l( _9 h( N: s6 j1 o T9 X0 U
現在纔髮現,top不是想象的那么簡單...
. y! A+ @" C" R- p5 T2 z
時鍾,復位,連綫,oh my god......
作者:
fjuphilip
時間:
2007-8-22 12:01 PM
標題:
systemc中的inout類型,在搭建TOP的時候怎么處理?
在verilog 中 必需宣告
8 h8 |0 c( N! c; I ] j e
( v; E* k S' w; h6 n8 H* P
inout [7:0] data_bus;
# }3 s; @2 f A6 t" v
wire [7:0] data_bus;
, d0 ~3 M$ S. `2 g6 x1 d1 V! y
reg [7:0] dat_out;
3 e) |5 U& n% o+ G) V r
assign data_bus = (we) ? dat_out : 8'bz;
% @5 T* g6 P! ^* ~1 e1 _5 B2 Q6 A. w
5 S9 i" `1 Q; t6 K
當資料寫到外面 時就由we(write enable) 去將dat_out 打開
5 P' i# G' D8 k. s
資料讀入時,就可以直接讀取 data_bus資料
作者:
masonchung
時間:
2007-8-22 12:11 PM
轉貼:
! Y9 m, l" B8 B: v$ s
小菜门，今天讲一下inout类型端口的建模，和不确定输入的约束！
+ z0 D) h( Y! A5 Q0 U
在VERILOG中的INOUT类型是数据通信中常用的，比如，DATA BUS ，
9 m+ t {! S+ N; D
ADDRESS BUS，这些地方必须用到INOUT类型端口，但是VERILOG中的inout
# D) c' { Y4 v
和System C中的sc_inout是有区别的区别在于verilog中的inout就是输出和输入类型
% K5 ` @* [6 N- Q- t
而system c 中的sc_inout不但是输出，输入类型，而且可以单独当做，输出类型，它的输入作用只当作一种访问，就是其它的端口或是信号可以访问，不过在VERILOG中如果安排的好，也可以是这种类型，这样可以边对端口输出，边访问，进行检测，以达到正确输出的效果！
. Q/ y {$ E0 s: W p2 M
好了，下面开始正题，估计，很多初学者用INOUT肯定是会用的，但是做硬件，你不但要会用这种语言还要了解这种语言是怎么实现的，只有这样才能成为高手，何况，verilog,
/ F3 B4 m3 A, h
system c都是开放源代码的，没事的时候可以读一下的！
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
2 @ V( W+ \9 F: g* p& `+ b/ J 