Chip123 科技應用創新平台
標題:
請問要使用何種EDA Tool (Verilog新手)
[打印本頁]
作者:
day766
時間:
2007-7-26 06:48 PM
標題:
請問要使用何種EDA Tool (Verilog新手)
用Verilog描述出的DSP processor，有tool可以把code轉換成Datapath或元件結構圖嗎？
' g- X4 X# f P1 s4 ]5 D5 z# {
很抱歉！剛自學Verilog，所以對tool和功能不是很了解。
9 {0 {0 @3 R5 P# L: x2 B
ModelSim or A-HDL此類的軟體可以做到嗎？
9 s7 V6 h8 M9 K) ^8 S8 M- D5 q
另外，有沒有可以觀摩DSP Processor的資源呢？
9 N- D* u v& z
例如
www.opencores.org
作者:
tommywgt
時間:
2007-7-29 07:36 PM
dubussy
( k8 t1 ~6 g% y6 `( c
ISE
1 P* _4 }7 I5 s) @: D
DC
) ^3 w O/ x" m, _) K
這三套你試試
作者:
waky
時間:
2007-8-3 04:54 PM
只用过debussy
5 k9 ?4 z# h3 B. h) m5 ?' M
另外两个没有用过,我也是个新手
% P' |/ D" b/ y7 L5 r5 F8 ^6 q
刚刚入门,希望前辈们多多教导
作者:
tommywgt
時間:
2007-8-6 01:46 PM
大家多多交流多分享吧
作者:
day766
時間:
2007-8-8 07:29 PM
最近對學校的系統漸漸了解了，所以用Design Vision或是DVE (聽說是Design Vision的新版)這兩套軟體。只要在元件上點選Schematic View，就可以看到block diagram了。
作者:
fjuphilip
時間:
2007-8-22 11:41 AM
標題:
回復 #1 day766 的帖子
你可以找一下 xilinx "System Generator for DSP"
1 ~2 H% |1 T8 q+ s
這套軟體是架在mathlab 下面,可將你的dsp演算轉換成verilog or VHDL code 然後再將產生的code 加入當成ip ,連一連就可以用了,只試過demo板,還不錯用
作者:
masonchung
時間:
2007-8-22 11:47 AM
沒錯 這套軟體蠻好用的
3 b( \4 e8 g. h3 a9 D9 G4 Q
- e% o9 R, Z$ M v; w- I
號稱不用做 HDL coding
: V; {$ A) O n. W+ }- \
) I- A9 x5 X9 ]7 g( V- ~: e
但是只能用在 Xilinx FPGA 無法做成ASIC
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2