Chip123 科技應用創新平台

標題: 電阻layout時的溫度係數關係 [打印本頁]
作者: woo240    時間: 2007-7-30 05:48 PM
標題: 電阻layout時的溫度係數關係
請問電阻在佈局時的溫度關係TC與電壓係數VC要如何解釋呢?
; t/ n. c0 Z& e: i3 F7 ?: ^" ?是這樣的，我現在正在做有關LAYOUT的專題，但是一遇到公式就不會
: K% ]. p+ K7 C8 \老師給的PAPER中有給了TC與VC的公式" K) c; ^; h) L* K9 t. z: p
但怎麼想就是想不出怎麼推導出這式子1 L0 t6 R. m( L, ]

( d* q/ W  s1 ^9 q5 l" L7 `) ^1 V此外再問個專業用詞的問題，請問：
: N4 w5 ~* d+ r+ v. l# iSilicided poly與unsilicided poly翻成中文要怎麼說呢？
7 q+ R( G) C7 H& b我查了很多的字典，跟線上翻譯，但都沒有結果
* ?9 g/ U$ K: W& A0 x6 [& ?6 W9 N如果有layout上的達人請幫我一下: Q8 \: C3 w" {: X  ?
謝謝
作者: m851055    時間: 2007-7-30 08:33 PM
Silicided poly...silicon targe poly
: G- ?$ p6 X/ ]1 yunsilicided poly...unsilicon targe Poly1 B6 u0 y( L1 x4 z) j
: k- D$ p6 d5 o) `1 {
tc1 First-order temperature coefficient. (Default: resistor model parameter tc1r; 0 if no model is specified.)
6 _9 ?2 f6 C4 ~tc2 Second-order temperature coefficient. (Default: resistor model parameter tc2r; 0 if no model is specified.)
4 P% A, r$ K& Kvc1 voltage across the first capacitor
9 D9 p% V5 Z4 i( k* {/ J% z" V2 Hvc2 voltage across the second capacitor
5 A; s" b( k2 N4 ]3 f6 b
: I' @; S2 a3 X* pA two-terminal resistor.
; K, V; I8 [; _1 g6 HThe resistance R is influenced by the temperature as follows:
$ W) k" @/ W/ z6 }. rR = N (1 + AT + BT2): X/ r* e' j7 ?
T = Ta – Tn
! j! B& y: O6 f0 ]where N, A, B are device parameters described below; Ta (the “ambient” temperature) is set by the" B2 z! h% S( g, d8 ]
.temp command; and Tn (the “nominal” temperature)
( x2 |$ b9 X! i$ S1 p8 r5 u
! B5 o" @$ m: a, y7 J/ J) p, U) z4 n0 W( ?# O( `& f& p
This produces a resistor of resistance 30 kilohms at the nominal temperature tnom. If the temperature T0 A# `: H0 g2 @7 T
is different from tnom, the resistance is 30,000*(1+0.01*(T-tnom)+0.0001*(T-tnom)*(T-tnom)). For
2 V. P" o6 f2 r  Texample, if the circuit temperature is 127 degrees and tnom is 27 degrees, the resistance is
) B1 y& p# \6 O30,000*(1+0.01*100+0.0001*100*100) = 90,000 Ohms.! q# M! A# q( U. D& V
1 A! [# w( h  ?# d+ q- B
[ 本帖最後由 m851055 於 2007-7-30 08:50 PM 編輯 ]
作者: sjhor    時間: 2007-7-31 09:15 AM
電阻的 layout 應該與溫度比較無關吧!!
/ I8 o) o* `& D: f2 Q跟電壓應該比較有關!!  但是需要考慮材質!!
7 O5 @1 A6 Z" Q/ J+ w. A) v像 "N+" ...... 等等要加上偏壓的情況, 才會有電壓與layout有關!!, L+ D2 o4 S" G% u3 B; p8 g
; N1 f* q, I) O# E1 W- T4 f
與溫度關西的 layout? 應該要看熱源吧!!
& y- d$ U% `, r這才是考慮電阻 layout 的住要原因吧!!!
作者: m851055    時間: 2007-7-31 08:58 PM
原帖由 sjhor 於 2007-7-31 09:15 AM 發表
# U6 L  r. j- h# {: |電阻的 layout 應該與溫度比較無關吧!!! Z9 g. t# V* o" J# D  m
跟電壓應該比較有關!!  但是需要考慮材質!!
. l7 O3 N+ s6 B6 q像 "N+" ...... 等等要加上偏壓的情況, 才會有電壓與layout有關!!! C* c% w4 u' \- x5 w! q
" f6 O& A5 y. C* z; s
與溫度關西的 layout? 應該要看熱源吧!!+ P4 p6 [" ^" q! g' a& q$ [8 A" o
這才是考慮電 ...

5 O8 Y& ?# u# V, R% j( t4 w' ^( _* F5 _1 H/ B

2 E# ]# x: l8 g" E. O0 CN+ resistor to 12V，so voltage is understand.
作者: woo240    時間: 2007-7-31 09:28 PM
感謝大家的回答，對我來說幫助很大
4 n9 |+ D! m" Y' uto m851055:8 a0 |& H) u& v! o, ]
　　請問這個例子用於.35製程也可以嗎?) b5 N* x+ T: h+ }  Y( M# F5 f
      你說得我有一點了解了，3q
& @  i$ d* x+ ^' y- _/ G5 B- I
1 y2 `5 A- z- e0 Y請大家幫我看看以下的圖:) _$ J) ^7 w' }9 @5 B$ N  E. ^
8 [! Q8 D! W$ v& j7 w
% K+ m$ u, f; F  B- W
這就是我所說的公式，老師給我的東西我都只是翻出來，但卻不懂. C4 s2 }% ]9 T. D! S* p' y5 g2 J3 }: H
就連例題也是懵懂懵懂，有找過書，但是並沒有看到這樣的公式，請大家指導指導5 L/ Q0 {6 I; e* A

9 R9 p2 ^2 J' C- L2 b( q[ 本帖最後由 woo240 於 2007-7-31 09:30 PM 編輯 ]
作者: m851055    時間: 2007-7-31 10:57 PM
foundary 廠通用公式，一定可以用。6 ~! D+ n) L3 d* E/ h. i
) |+ i9 E: o$ s. R. j5 x/ U& k, f
另外你所貼的圖找半導體物理的書就有了，我以前也推導過(在大一時)，現在在業界都沒用過。3 h% e# x  w# s
% X5 o6 G- W' k' E2 W; G1 q/ G
還有你說"翻出來"不懂是甚麼意思。
作者: sjhor    時間: 2007-8-1 09:35 AM
標題: 回復 #5 woo240 的帖子
TC  和  VC 的物理定性公式是如此沒有錯!!
! }1 E0 |6 |* g5 u/ E: G( f+ J
. s$ ^4 \/ `$ b! u6 L4 _( Z製程廠提供的 TC, TC^2, .....  VC, VC^2, ........
% e% s: d" t2 F8 F) ^; Z這些值都已經算出!!
# a( @$ M. G& z/ [4 K; M4 m0 r2 X從圖中得知 TC=1000ppm, VC unkonw.  3 k+ C/ P. k" ]
但已經提示  VC 是 所有可用的電阻中  是最佳的  所以放心去用的意思吧!!
作者: woo240    時間: 2007-8-2 10:53 AM
標題: 回復 #7 sjhor 的帖子 #m851055的帖子
to m851055:: _# Q8 E2 _( `5 \) e
   我指的翻是把英文翻成中文的意思
6 u, ]! G+ H% @- |" u  x( W   因為老師給的都是英文paper, H7 y; ~: x; H6 k
/ s: x5 s6 ^( R% q& J- A: l5 C* J
to sjhor:
- X# k5 Y1 U$ G; J" Q3 v6 K     這是說以poly來話電阻的話VC是最低的是嗎?
% v* e; c2 u0 K: q     那如果以別的層次來畫VC是不是會不一樣?
作者: sjhor    時間: 2007-8-2 12:21 PM
標題: 回復 #8 woo240 的帖子
你可以看一下你使用的製程之 SPICE Model 或是他的 Electronic Design Rule
7 l/ I; f4 J4 o$ P$ ^0 D8 {他們應該就會描述!!
: q6 ?0 l, ?5 t+ b7 y你可以依你的需求來做判斷!!, y; a. J' h3 t
因為製程的不同  這些也都會有所差異!!
& `% N! R- F. L* [9 T
. \6 f2 ]/ y5 c* p每一種材料的電阻其  VC/TC 都不相同!!7 ]  E5 o7 a" }) ^2 u/ [
正系數或者是負係數  也有所差異!!
9 R8 O" T% i- \) R看製程廠給的資料比較準!!+ a9 S4 i3 T# ~$ o

3 ]# i( h' C. Y9 a1 m8 N5 j[ 本帖最後由 sjhor 於 2007-8-2 12:23 PM 編輯 ]
作者: woo240    時間: 2007-8-8 09:46 PM
謝謝各位的幫忙; i) A6 M. |6 c8 f, X7 u
已經有了初步的了解了+ G0 m8 [- N6 I$ R
這種東西自己找書真的會找到翻的



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2