Chip123 科技應用創新平台

標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？ [打印本頁]
作者: woo240    時間: 2007-8-12 08:25 PM
標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？
小妹又來了。) T  f; t) R/ U3 P
這次我的問題是：! V3 x  i2 ^$ p, [  @( i
1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？
2 b: q/ r" L* A% M6 ^2 m* K2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖)
$ W5 K" k4 ]$ F* p
  d, Z/ n0 d+ g! o' M1 h! u' ?3.以non-silicided poly畫電阻對Body會產生較小的寄生電容(與silicided poly相較)，why?
作者: m851055    時間: 2007-8-12 11:22 PM
1、一般1個contact的resistor是固定的，可參考foundary的資料，一般L=Lm+dL，W=Wm。4 D8 |" r* d- z& A
2、彎曲電阻的不確定性只要考慮current的流動(想像水的流動)你就知道了。- {' M$ z' f3 `) ~$ f# D; s
3、查capacitor的公式就知道了，C=eA/d，e表示介電常數(為2個級板)，現在substrate是silicon，所以.以non-silicided poly  
( S( t2 {, N& ?     畫電阻對Body會產生較小的寄生電容。
作者: priven    時間: 2007-8-14 10:25 AM
標題: 作 TFT 的人之淺見
1. contact hole 的 edge 很容易因曝光而產生差異，曝光不足或過量，都會有形變而造成 contact面積上的變化。再者，edge 容易有爬坡問題，其所造成阻抗變動，較難估算（此為 TFT Thin Film Process 易遇到的 issue）。但就發問同學所提問內容，應是考慮 R=Rs*L/W 的式子，在 contact hole 處所代入的 W 及 L；但這有很多人作過相關研究了喔，查一下應該有數據或公式可以直接代的喔。
# k. T. Q. A. N; Y1 {0 s5 S% t: A6 k! w
2.同上。轉角處的電阻，印象中的數據，以方格電阻計，為一正方格的 2/3 還是 3/5 ..... 忘記了.....
7 ?# _: P! h0 _$ y; Y/ {$ n1 `
. S: ]4 I" H. b4 ^" ~; q3.以下純屬猜測：是因為等阻值 Layout，non-silicided poly 佔用較小面積，而 silicided poly 需佔用較大面積嗎 ？
作者: woo240    時間: 2007-8-16 04:59 PM
小妹還有個問題+ Z$ A: E8 W$ T) ]; Q6 K
1.bending and edge effects是低電阻係數偏愛的: N* U5 q3 X% P0 x2 n9 V! R5 Z" _
  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”
作者: m851055    時間: 2007-8-16 11:09 PM
原帖由 woo240 於 2007-8-16 04:59 PM 發表 5 P2 b! N/ u6 a/ f# c9 E. G# N
小妹還有個問題' m0 J. r: f0 y
1.bending and edge effects是低電阻係數偏愛的
5 o# A% U( d: |' T* L( o  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”
$ q# Z- l2 L9 f( [- y$ F! Q

8 X5 y$ c& y& n0 m2 Z& P3 ?
6 K! c( \1 R8 _" {$ q1 o須注意相關current density的問題......................
作者: Oo海闊天空oO    時間: 2007-8-17 10:30 AM
原帖由 woo240 於 2007-8-12 08:25 PM 發表 : E3 m6 d% b" O6 E
小妹又來了。
9 d$ z# e) ?3 b! ]" s這次我的問題是：; P& k/ S5 `9 ]
1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？! s  m5 K9 O& b4 L" [5 U% |% X
2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖 ...

! I( ]0 l- C8 o% y  m: `: ]* t9 R& A; Y7 [/ r0 Q# B
Q1:當contact連接到下層的metal時,會有接面電阻..因此要考慮的應該是contact到metal間的電阻* Q% R- l" a+ W$ G
     但因為要接contact, metal必須畫大一點..但是poly的電阻是以一口來作為計算的準則
/ L! j' d  C; N5 n     雖然電阻看起來是比較大,但是在L/W都一樣的情況下,poly電阻的大小都一樣大' Q4 [6 ?% n( X- U4 A& Q/ P% v
     例如: L/W=1/1和L/W=1.5/1.5時,兩個電阻都一樣大
8 F5 G" N! c" L5 N; C$ `     因此第一個contact接到metal,應該要考慮的是接面電阻# J5 |6 M' _9 h( p, @

; q2 ]' m2 R& _: e; e% m1 y! qQ2:在製程時,會有所謂的邊緣擴散~5 s0 _1 U. W3 Y! v+ p0 j/ [
     依照這樣轉角的電阻畫法,因為排列的不相同,
6 K2 z9 {1 i. y7 _. g7 h1 Z     所以擴散的情況也會不同.
+ Y3 O, h6 [8 B; d5 d1 k$ T$ |     若是轉角擴散情況嚴重,造成上下兩條直線接在一起8 u* ^/ i6 R% ]1 C9 X
     整體的電阻值會變得無法預測..(以一般.35製程來說...實際下線的電阻値與劃出來的電阻值約會下降10%)
% ]) ?1 {* `, W     因此通常在繪製電阻時,通常會採用串聯的方式..
0 ^: `% o$ `( ~+ c* ~     分別繪製相同大小阻值的電阻串聯起來~來達到想要的電阻
1 `+ y& w4 F7 l     這種作法,因為每一段電阻值都相同,因此可以假測變動的情況也會相同+ i% N1 U* `; r8 a7 {
     但是整體而言,因為一起變動,可以把電阻的變動直降到較低的情況& |( }( z8 _; o9 M$ u/ n, u
5 h' A  }3 t) n/ R  V
     這種轉角的電阻畫法,還有另一種缺點:
. J  r& m0 E9 p: u' L: V- X  V     因為電子會在轉角處聚集較多的電子,因此在轉角處會較易過熱1 b4 F8 G7 Y' t9 g: j' w4 X, }! C
     容易造成electromigration,也就是所謂的電子遷移..
4 _/ {  ~( z4 m% u: t( r     更簡單的來說,再轉角過熱的情況,該處的金屬容易因為過熱而斷掉或因為熱擴散造成電阻值變動
) T( x8 [: \! f0 ]: H/ t     ' `4 Z% ~, J5 [' u/ h# }
     這兩個是轉角畫法較嚴重的問題& e/ P' l4 K, ]1 r/ d- V8 `9 i* }

! O5 \$ }* I) h2 z8 X; Y
8 M" {# s* ?" L# @) a另外是Q1.bending and edge effects是低電阻係數偏愛的
4 C; U" b3 x: Z% r( k9 U這個問題,以實際的製程來說,電阻畫的越小,在製程時造成的邊緣擴散效應較低
' t! ~, w. s' m% _- w9 t因此電阻值畫的越小,電阻值的變動越低& z' }) h& P: A+ z; N; R
換句話說,用較小尺寸的電阻做串聯時,電阻的變動會較低
作者: woo240    時間: 2007-8-20 10:30 PM
6樓的樓主很謝謝你的回答
4 ]3 Q& F! q0 }! V9 q# n9 O7 v9 C不過又有了一個疑問
8 J5 J; p: Z* S3 V) ~就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一# j; }/ J4 u9 p- z
但是”小的電阻值會有較大的誤差值”; Q) F) T, I2 ?
這句”小的電阻值”　我可以把它解釋為以哪一層次來做電阻嗎？（well, diffusion, poly, metal）
% _! Z# E6 I0 \. y是說以metal來畫電阻的話會比用poly來畫的誤差大嗎？  v4 L) |* f, b- ]1 m4 s: p) y
如果是的話，那為何不用well做電阻呢？
作者: diabol    時間: 2007-8-22 09:46 AM
標題: 回復 #7 woo240 的帖子
小的電阻值應該是指面積吧( `# [# x. J1 D0 t( v
面積很小（nwell, diffusion, poly, metal）都一樣誤差大(這是指絕對值)
+ b: z/ [" z) m特別是用diffusion產生的電阻  ' D; Q! Q% x4 Q2 G# s/ v; ~
你只要知道這材料怎麼做出來…就會了解為什誤差會~這麼大~
- \+ }; w$ ^: v; }- E1 }) ^但是相對於同一個 ic 裡的同一個材料的電阻
! y0 m; T2 A* @# f彼此的電阻比值誤差很小 ( 前提是有考慮好matching )
作者: smilodon    時間: 2007-8-22 10:17 AM
原帖由 woo240 於 2007-8-20 10:30 PM 發表
# G% ?9 o  f4 M. q; W  Y6樓的樓主很謝謝你的回答2 m8 k" z# W: x+ z8 y
不過又有了一個疑問
" w; E! n; _. l3 k5 h+ d就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一7 q. S0 P+ ^' y/ q* k
但是”小的電阻值會有較大的誤差值”
8 _! @, s! h3 U6 @* e' Q: K這句”小的電阻值”　我可以把它解 ...
& ?- R- S& v% g1 X3 P& T

- g+ B3 r+ M. w: v) o& ^+ W小的电阻值的理解是错误的  这句话应该理解为： 为了保证电阻值的精度范围，需要W/L 的值越大越好；另外，单个电阻是很以实现精确的电阻值的（金属电阻除外），你需要保证的只是电阻的比例而已，而这是可以通过matching 来实现的



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2