Chip123 科技應用創新平台

標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？ [打印本頁]
作者: woo240    時間: 2007-8-12 08:25 PM
標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？
小妹又來了。7 \* n& H* R' ^6 C
這次我的問題是：
8 I4 {% Z7 d* ?9 v' d7 J9 U6 `- [6 N1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？
/ Q; i; S, M# A8 X# h2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖)1 n# R5 H7 E- v$ u/ K0 T8 M
& e' R) Z" l8 M! F9 t! m2 {- h; G
3.以non-silicided poly畫電阻對Body會產生較小的寄生電容(與silicided poly相較)，why?
作者: m851055    時間: 2007-8-12 11:22 PM
1、一般1個contact的resistor是固定的，可參考foundary的資料，一般L=Lm+dL，W=Wm。
# s4 H- w7 G3 L2、彎曲電阻的不確定性只要考慮current的流動(想像水的流動)你就知道了。$ M. _* G  o  D3 i( q2 Z! I% e) f1 z: F
3、查capacitor的公式就知道了，C=eA/d，e表示介電常數(為2個級板)，現在substrate是silicon，所以.以non-silicided poly  
8 H2 @% l# T6 x3 F     畫電阻對Body會產生較小的寄生電容。
作者: priven    時間: 2007-8-14 10:25 AM
標題: 作 TFT 的人之淺見
1. contact hole 的 edge 很容易因曝光而產生差異，曝光不足或過量，都會有形變而造成 contact面積上的變化。再者，edge 容易有爬坡問題，其所造成阻抗變動，較難估算（此為 TFT Thin Film Process 易遇到的 issue）。但就發問同學所提問內容，應是考慮 R=Rs*L/W 的式子，在 contact hole 處所代入的 W 及 L；但這有很多人作過相關研究了喔，查一下應該有數據或公式可以直接代的喔。
, V- _0 J. g% ~* U/ n' \/ v; ^" t+ V  z) S* G& I1 @, K% g
2.同上。轉角處的電阻，印象中的數據，以方格電阻計，為一正方格的 2/3 還是 3/5 ..... 忘記了...../ a: Y8 U, k5 J& `5 G; y) }! T& y
6 p' k% @9 ^) }+ M1 b
3.以下純屬猜測：是因為等阻值 Layout，non-silicided poly 佔用較小面積，而 silicided poly 需佔用較大面積嗎 ？
作者: woo240    時間: 2007-8-16 04:59 PM
小妹還有個問題
+ {, C8 w- I5 Z* B( o2 {! n9 h% h1.bending and edge effects是低電阻係數偏愛的' v  v: z( `* j
  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”
作者: m851055    時間: 2007-8-16 11:09 PM
原帖由 woo240 於 2007-8-16 04:59 PM 發表
" F# j+ R: m8 i7 v$ L小妹還有個問題. h9 w8 I* |- T/ ^
1.bending and edge effects是低電阻係數偏愛的
! m' o0 X: L- w7 F0 h! ^  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”
; U8 j6 p# N) V  J6 v" b

* y! m+ g! `6 q+ @& }
& N- V0 y/ {0 p0 k* R須注意相關current density的問題......................
作者: Oo海闊天空oO    時間: 2007-8-17 10:30 AM
原帖由 woo240 於 2007-8-12 08:25 PM 發表
+ |7 e" C; V5 O# f) n小妹又來了。
. M4 [% b8 F7 j- I" j這次我的問題是：
4 K1 g1 Q3 ]: q6 X) p$ U2 J' [* `/ N8 m1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？
, M( C, U2 \, U$ @1 F- A2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖 ...
8 Q) x) U! X% J( B" F! ^( z  i
) R, O- C3 L* |- C+ [. G
Q1:當contact連接到下層的metal時,會有接面電阻..因此要考慮的應該是contact到metal間的電阻7 @# T$ `* r, v
     但因為要接contact, metal必須畫大一點..但是poly的電阻是以一口來作為計算的準則& Z: u, V8 O. k' e. ~1 D3 Z. T2 e
     雖然電阻看起來是比較大,但是在L/W都一樣的情況下,poly電阻的大小都一樣大$ V$ n+ H& E/ t
     例如: L/W=1/1和L/W=1.5/1.5時,兩個電阻都一樣大# G9 e. C! R9 B! b  h
     因此第一個contact接到metal,應該要考慮的是接面電阻
. H) j) j; n. ^! l
" m4 v  P6 n9 r8 |Q2:在製程時,會有所謂的邊緣擴散~% Y* x; q" D; t& W, i* M
     依照這樣轉角的電阻畫法,因為排列的不相同,) C' k, K9 I7 u$ ?: {9 Z4 Z) m2 J1 O
     所以擴散的情況也會不同.2 L! y( S2 a3 U/ T  h" D
     若是轉角擴散情況嚴重,造成上下兩條直線接在一起, r4 v5 E' a2 U: M
     整體的電阻值會變得無法預測..(以一般.35製程來說...實際下線的電阻値與劃出來的電阻值約會下降10%)
! u( U! A2 p6 i2 B4 ]. J, Q8 }     因此通常在繪製電阻時,通常會採用串聯的方式..5 ]# A# r+ s% l# l
     分別繪製相同大小阻值的電阻串聯起來~來達到想要的電阻
" g/ [9 T" ^+ U* d/ P     這種作法,因為每一段電阻值都相同,因此可以假測變動的情況也會相同' Z" E; S) H! u
     但是整體而言,因為一起變動,可以把電阻的變動直降到較低的情況
' F, d6 H% D' @' Z
( E) v, }3 I2 B+ r; v; ]( E4 w* y: m. _     這種轉角的電阻畫法,還有另一種缺點:; [) r' c* @# u8 {, X3 N6 I
     因為電子會在轉角處聚集較多的電子,因此在轉角處會較易過熱- u9 A( a9 v2 K! `. M# H- y
     容易造成electromigration,也就是所謂的電子遷移..
+ L) q( b- b8 X+ Z7 E6 s; X     更簡單的來說,再轉角過熱的情況,該處的金屬容易因為過熱而斷掉或因為熱擴散造成電阻值變動
- B+ m& w% u1 Z" [0 G     5 J- U* P5 ~# o
     這兩個是轉角畫法較嚴重的問題
: d7 r; f- C: |3 G% h* Q8 L6 z& h

  ^$ P0 O4 e$ x; ^" O' C另外是Q1.bending and edge effects是低電阻係數偏愛的
% u9 g+ F8 p) z  ~0 u這個問題,以實際的製程來說,電阻畫的越小,在製程時造成的邊緣擴散效應較低
7 h( I$ O. L3 `# o* B% p6 C因此電阻值畫的越小,電阻值的變動越低( U0 [6 _; C  g. c- T* P
換句話說,用較小尺寸的電阻做串聯時,電阻的變動會較低
作者: woo240    時間: 2007-8-20 10:30 PM
6樓的樓主很謝謝你的回答
9 ]4 ^5 _9 R/ q# J2 ?; ?6 S/ t+ S不過又有了一個疑問
9 A1 j) x" s: j( |& R4 c; m就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一( Y6 \4 M8 }0 G# z& _4 H
但是”小的電阻值會有較大的誤差值”
0 B; K4 p4 ?% A( D這句”小的電阻值”　我可以把它解釋為以哪一層次來做電阻嗎？（well, diffusion, poly, metal）
1 r0 ]0 [/ I) O3 \0 n- k6 x是說以metal來畫電阻的話會比用poly來畫的誤差大嗎？3 o( B* Z+ \  _2 k& o9 A
如果是的話，那為何不用well做電阻呢？
作者: diabol    時間: 2007-8-22 09:46 AM
標題: 回復 #7 woo240 的帖子
小的電阻值應該是指面積吧
/ x2 O5 }( N. v/ ]面積很小（nwell, diffusion, poly, metal）都一樣誤差大(這是指絕對值)
: p0 I/ W* v# V  t7 ^3 K特別是用diffusion產生的電阻  # Y& I) k8 u. R- U" f1 n& W
你只要知道這材料怎麼做出來…就會了解為什誤差會~這麼大~
7 q7 |- k, R3 ~2 p但是相對於同一個 ic 裡的同一個材料的電阻
  h% ]8 U/ d# t$ w7 r( i5 L彼此的電阻比值誤差很小 ( 前提是有考慮好matching )
作者: smilodon    時間: 2007-8-22 10:17 AM
原帖由 woo240 於 2007-8-20 10:30 PM 發表 9 I+ o: D1 _) ]  q! \. w) M
6樓的樓主很謝謝你的回答
2 |. c, h/ I( [6 f  m9 ^不過又有了一個疑問
7 N' [. {# d! J9 f$ W就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一
% K) |# E6 E6 c* b* ]但是”小的電阻值會有較大的誤差值”
+ a8 \8 F9 |& Z0 O0 n! [: l這句”小的電阻值”　我可以把它解 ...

. r5 e; X0 V2 x" {/ m; i; q: K8 T! J6 e: W9 U
小的电阻值的理解是错误的  这句话应该理解为： 为了保证电阻值的精度范围，需要W/L 的值越大越好；另外，单个电阻是很以实现精确的电阻值的（金属电阻除外），你需要保证的只是电阻的比例而已，而这是可以通过matching 来实现的



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2