Chip123 科技應用創新平台

標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？ [打印本頁]
作者: woo240    時間: 2007-8-12 08:25 PM
標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？
小妹又來了。2 |' @. S- F1 i) L
這次我的問題是：
# M5 n# m7 e5 }# n7 I! d1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？. [8 h4 M9 z) F" J0 N# ]) ]
2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖)
) ?# E" o( }7 W- c* }+ L3 |5 g  ~0 R
3.以non-silicided poly畫電阻對Body會產生較小的寄生電容(與silicided poly相較)，why?
作者: m851055    時間: 2007-8-12 11:22 PM
1、一般1個contact的resistor是固定的，可參考foundary的資料，一般L=Lm+dL，W=Wm。" y( @' d9 G" O& Z1 R) J  |5 M! `+ D
2、彎曲電阻的不確定性只要考慮current的流動(想像水的流動)你就知道了。
4 K! t" |' M7 M3、查capacitor的公式就知道了，C=eA/d，e表示介電常數(為2個級板)，現在substrate是silicon，所以.以non-silicided poly  9 Q" z* a7 {8 j, w/ A( a
     畫電阻對Body會產生較小的寄生電容。
作者: priven    時間: 2007-8-14 10:25 AM
標題: 作 TFT 的人之淺見
1. contact hole 的 edge 很容易因曝光而產生差異，曝光不足或過量，都會有形變而造成 contact面積上的變化。再者，edge 容易有爬坡問題，其所造成阻抗變動，較難估算（此為 TFT Thin Film Process 易遇到的 issue）。但就發問同學所提問內容，應是考慮 R=Rs*L/W 的式子，在 contact hole 處所代入的 W 及 L；但這有很多人作過相關研究了喔，查一下應該有數據或公式可以直接代的喔。- C: [$ R' E9 v9 |* @6 U5 |" ]- P
5 S/ v: s% j. Q& ?2 Z. k' v( Z3 R, p
2.同上。轉角處的電阻，印象中的數據，以方格電阻計，為一正方格的 2/3 還是 3/5 ..... 忘記了.....
- Y7 K6 u" A# c, e* `. p8 w' A
  ?4 m( {/ y8 I1 A. i) |) T# |0 |+ w: m3.以下純屬猜測：是因為等阻值 Layout，non-silicided poly 佔用較小面積，而 silicided poly 需佔用較大面積嗎 ？
作者: woo240    時間: 2007-8-16 04:59 PM
小妹還有個問題
* I- e# y/ A5 g0 z. |' ~4 y; e8 P1.bending and edge effects是低電阻係數偏愛的2 I+ s9 c  s, w. {- [7 k' x& |
  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”
作者: m851055    時間: 2007-8-16 11:09 PM
原帖由 woo240 於 2007-8-16 04:59 PM 發表
' z& b2 w5 u5 t& C( B小妹還有個問題
6 O9 I5 j1 ?" |; [" V# ]2 l- n1.bending and edge effects是低電阻係數偏愛的
4 l3 ~; f% E9 X( C  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”
8 G: {+ w; `7 v7 Y# Y' ^8 t
6 b- |- Q' e! J& G: A
" [  s) W7 z2 @: @& n
須注意相關current density的問題......................
作者: Oo海闊天空oO    時間: 2007-8-17 10:30 AM
原帖由 woo240 於 2007-8-12 08:25 PM 發表
6 _. H# \) [4 m5 w' e4 d小妹又來了。" [; M1 j, F' z1 A- x  m$ d
這次我的問題是：
6 v( M5 g; C* }3 s1 K1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？9 t6 w# ^" {- f5 n) [) n2 t! \
2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖 ...

$ K' `# |. S' |' c% v" M0 \5 R5 y; `8 f5 i. M% l# h1 E8 }- p  G
Q1:當contact連接到下層的metal時,會有接面電阻..因此要考慮的應該是contact到metal間的電阻
. U6 g2 g) ]* z     但因為要接contact, metal必須畫大一點..但是poly的電阻是以一口來作為計算的準則# X6 r4 T2 @2 v1 T
     雖然電阻看起來是比較大,但是在L/W都一樣的情況下,poly電阻的大小都一樣大
' Q2 Z" w! S+ ~" y- p     例如: L/W=1/1和L/W=1.5/1.5時,兩個電阻都一樣大$ F8 T# o8 @9 T4 ]4 _* l9 T
     因此第一個contact接到metal,應該要考慮的是接面電阻
/ F4 o/ q" S6 q* g, ?, X
* B% s5 M: d& qQ2:在製程時,會有所謂的邊緣擴散~
9 M4 b0 n: @( b2 \" g* H1 |     依照這樣轉角的電阻畫法,因為排列的不相同,( E  O) M1 j2 U. e: |% Y0 l2 k
     所以擴散的情況也會不同.
/ _  t0 i6 x" d( ]     若是轉角擴散情況嚴重,造成上下兩條直線接在一起
. }7 ?; R5 u. q7 i1 E     整體的電阻值會變得無法預測..(以一般.35製程來說...實際下線的電阻値與劃出來的電阻值約會下降10%)1 a, Y: v, O3 R' d+ Z! R
     因此通常在繪製電阻時,通常會採用串聯的方式../ p- y+ M& ]8 Y9 @
     分別繪製相同大小阻值的電阻串聯起來~來達到想要的電阻
. \) v2 D- g% Q0 X! q     這種作法,因為每一段電阻值都相同,因此可以假測變動的情況也會相同' s" X4 p" Q! a- b& T
     但是整體而言,因為一起變動,可以把電阻的變動直降到較低的情況
& E$ j/ R4 }% v) U, F
9 T. c% D6 J0 a& p     這種轉角的電阻畫法,還有另一種缺點:1 @$ I( }9 l: O% b: A8 d2 A: j
     因為電子會在轉角處聚集較多的電子,因此在轉角處會較易過熱
/ s' v9 ^+ D% N$ Q     容易造成electromigration,也就是所謂的電子遷移..
) y9 |0 A8 D" a3 q$ k     更簡單的來說,再轉角過熱的情況,該處的金屬容易因為過熱而斷掉或因為熱擴散造成電阻值變動7 A% u$ I# }/ d1 U
     
, ?, l1 l: z+ e9 e+ f, h( h     這兩個是轉角畫法較嚴重的問題$ z$ [4 O, D% A+ _7 W  w" ]/ ]

! W+ z' h/ J6 H) H! ^3 Y: z4 p" P0 H
另外是Q1.bending and edge effects是低電阻係數偏愛的
8 }. E0 e5 F" f1 J5 Y* b0 l6 `這個問題,以實際的製程來說,電阻畫的越小,在製程時造成的邊緣擴散效應較低
: r% @4 {2 \; m9 }, h! a: a. ~因此電阻值畫的越小,電阻值的變動越低
4 A: J: Z+ P+ v! r2 d: s換句話說,用較小尺寸的電阻做串聯時,電阻的變動會較低
作者: woo240    時間: 2007-8-20 10:30 PM
6樓的樓主很謝謝你的回答8 H8 H% J4 @& M0 }# h
不過又有了一個疑問
3 U  ^! j7 x* j3 f4 ~9 j就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一
. [! l# y6 l$ ]  C1 U0 X" A但是”小的電阻值會有較大的誤差值”; I3 e$ Y" I/ r+ f
這句”小的電阻值”　我可以把它解釋為以哪一層次來做電阻嗎？（well, diffusion, poly, metal）
7 G" `% W9 u+ O% {  W. L! n是說以metal來畫電阻的話會比用poly來畫的誤差大嗎？" {! f$ {2 B1 g! @$ \: w
如果是的話，那為何不用well做電阻呢？
作者: diabol    時間: 2007-8-22 09:46 AM
標題: 回復 #7 woo240 的帖子
小的電阻值應該是指面積吧
& N( f2 L3 o! T' w1 G8 \面積很小（nwell, diffusion, poly, metal）都一樣誤差大(這是指絕對值)
" P6 H( y  I+ F8 y特別是用diffusion產生的電阻  
% c7 o  S4 U4 a7 R$ W  Z你只要知道這材料怎麼做出來…就會了解為什誤差會~這麼大~
3 {" T1 U! k/ r+ B但是相對於同一個 ic 裡的同一個材料的電阻
" S& R: t( L9 X$ ^- p4 {* X% r彼此的電阻比值誤差很小 ( 前提是有考慮好matching )
作者: smilodon    時間: 2007-8-22 10:17 AM
原帖由 woo240 於 2007-8-20 10:30 PM 發表 * g7 B! `* `4 Y; c' _! u
6樓的樓主很謝謝你的回答
! u& l+ d% ]4 z6 Q5 @6 l5 k不過又有了一個疑問
" J6 L! b& k6 M, M7 `就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一9 p! l7 a" |* V. n& U5 U9 P
但是”小的電阻值會有較大的誤差值”
' ]+ R0 x/ a$ @3 t! A7 L這句”小的電阻值”　我可以把它解 ...

: ^0 t  u5 F9 z! F7 z0 `3 s; z: E2 G3 @- U# U" b
小的电阻值的理解是错误的  这句话应该理解为： 为了保证电阻值的精度范围，需要W/L 的值越大越好；另外，单个电阻是很以实现精确的电阻值的（金属电阻除外），你需要保证的只是电阻的比例而已，而这是可以通过matching 来实现的



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2