Chip123 科技應用創新平台

標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？ [打印本頁]
作者: woo240    時間: 2007-8-12 08:25 PM
標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？
小妹又來了。5 _' Q3 T3 G" I7 {1 i: I2 H
這次我的問題是：
; g5 A4 \$ _4 T7 H: k  E1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？
# Z* f( ]* Q6 I  a2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖)
2 j4 |( C) V3 {/ Q# P
2 e, G6 E3 R! |8 M3.以non-silicided poly畫電阻對Body會產生較小的寄生電容(與silicided poly相較)，why?
作者: m851055    時間: 2007-8-12 11:22 PM
1、一般1個contact的resistor是固定的，可參考foundary的資料，一般L=Lm+dL，W=Wm。& R0 R& X+ c$ W% P: }; @2 f
2、彎曲電阻的不確定性只要考慮current的流動(想像水的流動)你就知道了。
3 e- j" d' C+ k% d1 m# o2 w9 B: \# i3、查capacitor的公式就知道了，C=eA/d，e表示介電常數(為2個級板)，現在substrate是silicon，所以.以non-silicided poly  
7 |" v3 r! `$ L4 U& l1 J     畫電阻對Body會產生較小的寄生電容。
作者: priven    時間: 2007-8-14 10:25 AM
標題: 作 TFT 的人之淺見
1. contact hole 的 edge 很容易因曝光而產生差異，曝光不足或過量，都會有形變而造成 contact面積上的變化。再者，edge 容易有爬坡問題，其所造成阻抗變動，較難估算（此為 TFT Thin Film Process 易遇到的 issue）。但就發問同學所提問內容，應是考慮 R=Rs*L/W 的式子，在 contact hole 處所代入的 W 及 L；但這有很多人作過相關研究了喔，查一下應該有數據或公式可以直接代的喔。- q( _" Y0 s+ l% r% O" X6 Z

' d& u/ p! j, z, f2.同上。轉角處的電阻，印象中的數據，以方格電阻計，為一正方格的 2/3 還是 3/5 ..... 忘記了.....8 g) D, n0 D9 D
2 m( J* ?: C* [( z$ W
3.以下純屬猜測：是因為等阻值 Layout，non-silicided poly 佔用較小面積，而 silicided poly 需佔用較大面積嗎 ？
作者: woo240    時間: 2007-8-16 04:59 PM
小妹還有個問題+ m2 T0 C# A7 J/ c5 S
1.bending and edge effects是低電阻係數偏愛的/ }- n; }" k  T  e5 ]9 z4 G
  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”
作者: m851055    時間: 2007-8-16 11:09 PM
原帖由 woo240 於 2007-8-16 04:59 PM 發表 9 X2 o7 x7 h" S
小妹還有個問題
( ^! l& J" K- _& m. v; Q; A# ?1.bending and edge effects是低電阻係數偏愛的
/ z. V2 L7 c+ o; t9 v( u  @  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”

1 f5 Z1 x* x0 O, m, j  ^
9 f' m0 M- T0 A0 j) X& \! S& C/ c* G% u6 w( J
須注意相關current density的問題......................
作者: Oo海闊天空oO    時間: 2007-8-17 10:30 AM
原帖由 woo240 於 2007-8-12 08:25 PM 發表
  E5 i/ @% w9 R$ q2 r0 s  l小妹又來了。
+ G5 M' c3 M) q6 a) D- {- C0 S這次我的問題是：* ]) S3 ]7 J" w% X8 a9 S1 \
1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？5 H6 U. _2 T6 v2 t* g! B
2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖 ...
( @+ J! P( {, T( e% k+ H1 n& d

) R, `  t  Y9 @Q1:當contact連接到下層的metal時,會有接面電阻..因此要考慮的應該是contact到metal間的電阻- q$ Q' F! f" E+ T
     但因為要接contact, metal必須畫大一點..但是poly的電阻是以一口來作為計算的準則7 v- y* \% b& J) y( z( K
     雖然電阻看起來是比較大,但是在L/W都一樣的情況下,poly電阻的大小都一樣大( d9 q+ G4 Y5 O: S6 s
     例如: L/W=1/1和L/W=1.5/1.5時,兩個電阻都一樣大
) h' f1 n7 \8 F  ^8 m3 c( Z7 o     因此第一個contact接到metal,應該要考慮的是接面電阻
/ e$ P" D+ @* A. a  p1 j! w! n- v) z& }* e/ s8 B, X
Q2:在製程時,會有所謂的邊緣擴散~
! P' J" }% p* Y     依照這樣轉角的電阻畫法,因為排列的不相同,
4 z% L( o, S! R     所以擴散的情況也會不同.
$ a/ D0 s9 k/ a; q6 d     若是轉角擴散情況嚴重,造成上下兩條直線接在一起
5 ~( f8 @$ R0 {0 w     整體的電阻值會變得無法預測..(以一般.35製程來說...實際下線的電阻値與劃出來的電阻值約會下降10%)
; F. k( G0 Z% r4 q+ K/ v     因此通常在繪製電阻時,通常會採用串聯的方式..+ F2 ?. f5 m( U( e
     分別繪製相同大小阻值的電阻串聯起來~來達到想要的電阻
/ I/ s, R6 u+ o. `' Y1 o     這種作法,因為每一段電阻值都相同,因此可以假測變動的情況也會相同# G: w8 s  f$ e. g4 I: e
     但是整體而言,因為一起變動,可以把電阻的變動直降到較低的情況
5 |/ S  \  d$ l
! c  a& r# h  L4 m2 U     這種轉角的電阻畫法,還有另一種缺點:
, i8 ~6 e; z3 k& w3 C     因為電子會在轉角處聚集較多的電子,因此在轉角處會較易過熱
! q7 e( {6 V" B1 y9 y     容易造成electromigration,也就是所謂的電子遷移..' [* U! G5 \7 H9 |8 R
     更簡單的來說,再轉角過熱的情況,該處的金屬容易因為過熱而斷掉或因為熱擴散造成電阻值變動
2 R7 Z; m4 p3 A( W5 m8 B     * z3 Y- }" o  L2 R8 d* P# c
     這兩個是轉角畫法較嚴重的問題; K4 }# D# d: Q9 \% g( {2 s( _

5 p! A. p3 n) D* J" r
: r2 {  u/ {! \. G' B% c  {另外是Q1.bending and edge effects是低電阻係數偏愛的: C9 C' ^! y' Z0 W1 {/ l
這個問題,以實際的製程來說,電阻畫的越小,在製程時造成的邊緣擴散效應較低1 g' F8 \: X$ Z4 O5 a6 x* W( L
因此電阻值畫的越小,電阻值的變動越低
9 ~: O( s* D8 A6 E: r換句話說,用較小尺寸的電阻做串聯時,電阻的變動會較低
作者: woo240    時間: 2007-8-20 10:30 PM
6樓的樓主很謝謝你的回答
  \- S5 ^! y8 a+ i6 M不過又有了一個疑問
2 J6 T' W  n! \6 o0 p, S就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一
. t, S) f' \+ C; S6 L但是”小的電阻值會有較大的誤差值”
# e  i: N! |0 Z" i" F7 u2 d6 s這句”小的電阻值”　我可以把它解釋為以哪一層次來做電阻嗎？（well, diffusion, poly, metal）
- e" _( H" V6 Q8 B4 T是說以metal來畫電阻的話會比用poly來畫的誤差大嗎？7 ~- l+ K2 S- S3 A* B
如果是的話，那為何不用well做電阻呢？
作者: diabol    時間: 2007-8-22 09:46 AM
標題: 回復 #7 woo240 的帖子
小的電阻值應該是指面積吧1 O  i3 W5 s& Q; |; S3 b( d* o, V
面積很小（nwell, diffusion, poly, metal）都一樣誤差大(這是指絕對值)
9 T3 p( C7 O- q7 y& W+ N* I特別是用diffusion產生的電阻  
. V  y7 V/ g$ C" W/ C) C4 G你只要知道這材料怎麼做出來…就會了解為什誤差會~這麼大~
6 F9 f) ?6 M$ Y( Q+ X但是相對於同一個 ic 裡的同一個材料的電阻
: F0 c2 Y' \9 b; b" r彼此的電阻比值誤差很小 ( 前提是有考慮好matching )
作者: smilodon    時間: 2007-8-22 10:17 AM
原帖由 woo240 於 2007-8-20 10:30 PM 發表
; O" L2 D& [6 D6樓的樓主很謝謝你的回答
7 H' J7 `# S& s9 _$ e9 |' l' a% y! u不過又有了一個疑問( I7 X) Z8 y( B8 w  ?2 q! Y
就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一
& [/ p" |0 S- f7 \- o- a- g. [" h7 f但是”小的電阻值會有較大的誤差值”
, H- k; f: p! v  D0 L, C9 E8 K+ M這句”小的電阻值”　我可以把它解 ...

1 Z' h) h/ ?3 K7 [, a7 N; c1 r& |, H3 r6 g0 H  ^; I& D8 _
小的电阻值的理解是错误的  这句话应该理解为： 为了保证电阻值的精度范围，需要W/L 的值越大越好；另外，单个电阻是很以实现精确的电阻值的（金属电阻除外），你需要保证的只是电阻的比例而已，而这是可以通过matching 来实现的



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2