Chip123 科技應用創新平台
標題:
請問那裡有op amp的layout圖及反相器各材質間關係的介紹
[打印本頁]
作者:
君婷
時間:
2007-8-20 03:47 PM
標題:
請問那裡有op amp的layout圖及反相器各材質間關係的介紹
因為學校教我們第一次畫反相器時，各層材質之間的關係 是由學長帶 並且學長自已本身就講的就是非常的馬馬虎虎不是很清楚。
5 u+ V6 u; D2 T1 [+ Y
而畫過反相器後 我們才知道1棵cmos 原來就是要這樣畫都已記憶了畫法，但如果等到工作面試要詳細介紹各層材質間的關係及各材質是
+ _+ A# _! { Z0 c
什麼? 這點 我就非常擔心了!因為已把結構就像畫圖一樣記起來 一棵n型或p型電晶體固定就是要這樣畫早變成記憶 。
# q+ I- D) K: ^) }* S7 i( B
所以請問那裡有資訊有特別介紹關係嗎?
( F( ~% T" F0 t l4 E5 W8 a& y* Y/ n
還有另外那裡有op amp的schematic圖及layout圖
- \" _, b$ g0 d2 H2 x3 f1 `& W+ p
小妹我手邊的書並沒介紹到op為例子的圖 ，但想要問一下 先進們網站上那裡有提供 麻煩一下謝謝^^
- z$ c$ n& \$ {; \/ e4 X
(另外含有介紹op amp各層材質間的結構，這樣才好記憶這元件畫法)
7 m+ L4 b! i$ r6 `" |3 T9 @
h% S) Z+ C& ?% W4 m
[
本帖最後由 君婷 於 2007-8-20 03:50 PM 編輯
]
作者:
Oo海闊天空oO
時間:
2007-8-22 03:28 PM
我想~~
6 a9 |" H4 U0 P
每個電路的LAYOUT都沒有所謂的固定畫法
* r: M& e( {; j1 H6 ~& ~* I7 I
全憑個人的經驗和熟悉怎樣的畫法~~
- @! {$ C( X% o' i) S& W
因此所謂的反向器畫法~~
t+ w( {/ x* i9 g
也並不一定要遵照講義上的畫法
; @$ n8 g( \: h0 d. c
只要是面積小..寄生效應可以降到最低..
" l$ m8 ~8 G) x
就是好的畫法..
- N% Y; n, l8 D' Z# Q# v( i
& I8 ^( d, i8 J, A
如果要參考的話...
; Q) M7 T/ i. Z+ E8 M; f* W
) m3 Q5 q" p) E0 P9 }% y
下面有一篇矽拓科技的LAYOUT研討會電子檔
2 m9 a! h1 T' p5 e. |) K
可以提供給您參考..
1 }( c3 m" _, s. l
裡面有比較常用的排法...
# g9 j/ N3 K* G
但是還是要說...
+ \4 Y% c D. K$ @6 d8 j/ t
那些排法並非固定...
0 {' Y# I" a/ k3 d+ k/ X
但是入門時...必定是照著別人的畫法..
, L. u' E& D9 \# n8 O( x, t9 A
熟悉之後...只要了解如何避免或降低寄生效應..
9 Q# Q9 h0 j2 a
相信您可以發展出自己熟悉的畫法
! h( r2 F3 I8 t x
! w( v3 Z" T1 N; o/ q! D$ L
[
本帖最後由 jiming 於 2007-8-23 08:52 AM 編輯
]
作者:
smilodon
時間:
2007-8-22 05:20 PM
As a senior layout engineer, i would like to say something
. O$ k6 ^' i: d( b( O# y. G
@/ i: w+ n) `- c% W: B/ g) a. C
Basiclly, you can study the standard cell layout of TSMC or other foundries, which are common layout style. Indeed, in analog layout, more expirence are needed, what you need is just a practical project
作者:
君婷
時間:
2007-8-23 12:43 AM
了解如何避免或降低寄生效應 乃是畫各元件主要目的 ，原來如此...
+ Z$ Y" Y! H4 B! E" H0 N; y J
所以各公司都有自已要求的畫法是吧^^
1 U$ ~; _5 r& M H
至於樓下那位的建議似乎 我自已也常對人說 好像有說與沒說完全一樣，提供一點點思考方向也沒有! 還是謝謝這位資深佈局工程師的建議 3q
作者:
m851055
時間:
2007-8-23 07:21 PM
你應該想問各層間的關係吧
6 S4 z+ I$ o$ l' {" _/ c1 k5 i
! s1 P- `" h1 @* b2 F( T- K
NMOS從P-sub 開始-->Active--> N+ --> Gox --> Poly --> PMD --> Poly Contact/Active Contact-->Metal1(一般是Al) -->Via-->Metal2
+ ~2 r$ p4 C0 i( L. N7 ?1 J- t& k
9 V, D" _0 {; a7 p, B L9 F" o
PMOS從NWell 開始--> Active-->P+ --> Gox --> Poly --> PMD --> Poly Contact/Active Contact-->Metal1(一般是Al) -->Via-->Metal2
* O: A* T0 @* j R# L A$ d
8 @2 f' o7 B6 q# F
- S9 U; P3 G7 M2 T+ N( F. S; U
connect (Poly,Metal1,PolyContact)
" z5 A8 x$ O; U8 J; _- Q
connect (N+ Active,Metal1,ActiveContact)
9 _- c3 t; o3 Y9 ]# l3 _ C
connect (P+ Active,Metal1,ActiveContact)
6 i% N1 @. l# P' i9 v# ?4 s
connect (Metal2,Metal1,Via1)
k0 K4 ]! J, c& N1 n6 b% o
! _* s, I/ V$ i: Y2 E3 s- A
只要熟析剖面圖上述就可知道了，不用去背。
: W4 ?" y% u4 M u- Y7 [0 `
另外你是畫layout，不會考材質啦
, c3 n3 P- r# d; g! J+ o
' Z/ P# I) p# D3 g6 v q4 c
以上是相關資料供您參考
作者:
world776
時間:
2007-8-24 11:26 AM
您好，我最近学习版图也碰到不少问题，想向工作过的人请教。
( f& S/ C: A5 [8 v, X- G
延着哪个问题
7 V% x" J5 F4 m7 {- K8 @- X$ m
CB CBD UBM RPO NTN PLMIDE FUSE DNW VTMP VTMN RHI分别是什么层。
( T& N8 w1 ?5 M* Z9 ^
一直没搞明白。希望能不吝赐教。
作者:
m851055
時間:
2007-8-24 08:32 PM
CB-->指的是PAD layer，一般作為Bonding PAD的定義範圍，且為倒數2層metal的連接孔。
) A4 [6 G0 U( l
UBM-->一般只的是最上層金屬，或為Au targe。
& q& F) s# F6 Y! t6 q
Fuse-->ㄧ般用poly1 poly2 或metal
) x; O5 Q- H; d! x4 H* Q1 ~, t
VTMP-->為PMOS 用的參雜
/ L6 b, U: C. F" F! I z, \5 h
VTMN-->為NMOS 用的參雜
作者:
m851055
時間:
2007-8-24 09:55 PM
想到2個
' _& n) x4 r0 F
1 {" C5 ]+ K# A) [- t
RPO--> 我看過是指Poly電阻一般用Poly2
# Y4 r; h# m7 C3 ?9 ]
DNW-->指的是deep Nwell(深層的NWell)
作者:
world776
時間:
2007-8-25 12:15 AM
太感谢了
作者:
smilodon
時間:
2007-8-27 11:02 AM
看来我的回答另大家不满意啊
那我再详细说一下我的想法啦：
: H5 i$ Z/ K+ P6 F$ K
1 r4 M: a0 i4 L4 m3 X% E( |* L
如果只是简单的学习layout的流程，那么可以找一个实际的工艺，至少要有工艺文件也就是technology file，在这个文件里你可以看到工艺包含的layer；还有如果要画一个可以生产的layout，那么还需要design rules manual；最后需要的就是verification tools and rules了
4 r; ~6 V- }* X% `
t# q$ m/ @. T! d
楼主问到的问题可以去：
www.edaboard.com
. G; ^( v, ^4 b
* m3 w# O( Q( m' S
那是一个不错的论坛，你可以search到很多有用的资料
% w3 [9 w, `0 x n
9 O$ w/ U9 E. x
作者:
SANSUI0304
時間:
2007-8-28 10:55 PM
謝謝你的資料,但是我的閱讀權限太小不過還是謝謝您了
作者:
m851055
時間:
2007-9-1 08:37 PM
標題:
回復 #11 SANSUI0304 的帖子
jianping ?????
+ Y5 i* n( h7 g H' Y
( a2 ?: C9 M7 H/ y: I/ L# t
評分很奇怪，看不出哪裡是Good answer!
作者:
yueluofenghen
時間:
2007-9-3 05:35 PM
標題:
ganxie
好多自己不知道或者不熟悉的东西，
5 A; h! l+ Y# j. { y
谢谢大家了
作者:
stu0804
時間:
2007-10-24 01:40 PM
Layout的學問真是深不可測,沒有進入這領域,不知其中奧妙
作者:
a090426657
時間:
2008-2-2 12:50 PM
電路都可以利用到最少空間不是那麼簡單耶
作者:
yhchang
時間:
2008-2-2 02:43 PM
標題:
回復 11# 的帖子
我也無法了解 11樓的回覆 Why 可以得到
8 y) S& i+ O5 u
這麼多的感謝 與這麼多的RDB ???
7 g1 j1 m% [8 ^
. f' a M3 d3 y. _) w5 _
依我來看 3樓的回覆算是很好的建議
) d/ O8 d9 q- W8 Q) _! E9 A
TSMC的 Cell Library其實也是經過 精簡再精簡的畫法
& M& Q8 @' b, ?9 T( L8 K6 l
入門者去參考 自然可以從不會說話的 Cell Library上
3 Y, @' u! t" W' l) I1 U! i* W
學習到一些有用的技巧
' p1 M& B: K5 z% O; Y
1 z- D7 l x0 v4 N. M9 x
[
本帖最後由 yhchang 於 2008-2-2 02:45 PM 編輯
]
作者:
summer_hello
時間:
2008-12-16 11:13 PM
要在什么用户组才可以与大家共享知识呢
- `9 i( V) d5 z
希望班组能告诉并支持我，十分感谢
作者:
maleant
時間:
2009-8-11 01:17 PM
我想對一個layout新手來說
/ ]# T: m* [" M2 \/ A
能有更多的前人心血結晶來參考
/ b( y- M4 z+ ^: l
應該能更快進入狀況內吧
' f. B" F# e+ k
& b1 X0 m9 D3 K S, c
感謝樓上幾位大大的不吝分享!
作者:
arichpanda
時間:
2009-10-23 09:10 PM
感謝分享好資料，可惜我沒有錢可以買= =
& ]9 Q+ W2 D$ N2 {2 V7 \) t1 T3 p
錢花得太快了，又賺的太慢.....
作者:
雷迪斯
時間:
2009-11-14 05:11 PM
好多不知道不熟悉的東西
6 D) I% a! A+ z4 w) [
謝謝大家的告知
4 g3 r6 x2 }& j) i* S' ^8 [
又學到了很多
作者:
cicixu
時間:
2009-11-28 04:48 PM
參考foundry standard cell 是個很好的思路，受教了，感谢
作者:
chriskomh
時間:
2010-5-1 06:43 PM
正在學習當中!
0 J/ T! x* E1 n8 Z& Z5 l+ H
受益良多!!
. [6 ^/ Z- L& f: C& c: {3 k2 X
謝謝!!
作者:
erer776654
時間:
2011-8-13 05:38 PM
我也是layout新手 一起加油努力
作者:
ONLYFLYSKY
時間:
2011-9-9 01:51 AM
感謝大大的分享，在晝bipolr時又更有感覺了。突然發現全部都看得懂在說什麻耶。
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
那我再详细说一下我的想法啦：
