Chip123 科技應用創新平台

標題: 關於Quartus II這套軟體 [打印本頁]
作者: day766    時間: 2007-8-28 11:12 PM
標題: 關於Quartus II這套軟體
因為自己學校的Project，所以接觸了一些IC設計的軟體。現在在用的是Quartus II V6.1，至少可以順利的從Compiler到測耗電量了。7 t4 Y+ ]3 e/ W5 i4 m# O% j2 q2 b
這套軟體比較特殊的地方是，不需要寫Testbench就可以看元件的波形，算是滿方便的；另外，有些普通的VHDL語法在ModelSim和% S) @! ^' I7 g  E
A-HDL中是OK的，可是在Quartus II V6.1可能會出現問題(上網查說是Atera跟其他軟體不相容之處)。但由於還在摸索中，所以對這; J. d0 p( q- {  U0 e* ~5 J
套軟體的全部功能不是很了解。
$ m( M% B  b8 S! j8 d3 ?8 O1 f$ h* x5 _" C8 N
因此，想請教版上先進，對於這套軟體的評價如何？以及分享一下使用這套軟體的心得。
作者: Cappuccino    時間: 2007-8-30 05:36 PM
我是自己寫verilog設計和testbench，simulation會用NC-verilog
" Q" C) |: U: ]7 h9 x( z所以Quartus2只拿來當FPGA合成工具. g: i  T- T, \1 H8 A
經驗是大設計的話，其實6.0會比6.1/7.1都要好跟穩定. z/ ~9 ?" h/ \
Quartus2 6.0的好處是關於synthesis constraint可以吃跟Design Compiler 樣的格式5 T. B! S5 o5 s9 B3 R8 H, |- o: j; T0 f
就是.sdc檔(Synopsys Design Constraint)
* {1 |2 ~) X7 F3 P0 C這是目前Synplify Pro還沒辦法的地方



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2