Chip123 科技應用創新平台

標題: 請問CMOS電路以DVL邏輯電路組成的XOR為何 [打印本頁]

作者: 君婷 時間: 2007-9-16 11:28 PM
標題: 請問CMOS電路以DVL邏輯電路組成的XOR為何
小妹專題想要設計一個邏輯閘極少的全加器電路，而書上看到利用DVL組成的NAND閘只有3棵且輸出訊號皆是強的邏輯0或1的訊號。
同時書上有說可利用該方法組XOR只要6棵就行耶!
如此的話，我只要將半加器以XOR與NAND組成，而全加器進位輸出的部份改用NAND閘 ;
這樣總共只用到21棵MOS耶，比傳統全加器幾乎少一半的電晶體數呢= =
但小妹還是看不懂怎利用DVL 用6棵MOS來組成XOR，所以有大大本身已知道電路圖或那裡有該網站能告知小妹嗎^^
如果有大大們提供的經驗上的協助，小妹更是感激不盡嚕謝謝^^

歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)