Chip123 科技應用創新平台

標題: 請問TSMC 0.35的電阻畫法 [打印本頁]
作者: louisli    時間: 2007-9-21 09:53 AM
標題: 請問TSMC 0.35的電阻畫法
請問各位LAYOUT高手:我目前是在研究類比電路的學生,但在劃電阻時碰到一些困難,就是在TSMC的電阻劃法上,不知道如何去佈局電阻的LAYOUT,還有要如何在LAYOUT的過程中,如何去考量電阻的阻值,是用電阻的公式算嗎? 謝謝!
作者: kokokiki    時間: 2007-9-21 10:45 AM
電阻的layout多使用一個方格是多少個阻抗,所以串N個方格,則阻值X N,但電阻不能串太多方格,則其L與W差太多,電阻( K/ W+ G" T$ ]: m* Q- L/ z6 a% v
變化太大,其四週需要有dummy相同材質的電阻.
作者: louisli    時間: 2007-9-21 11:08 AM
謝謝大大的回答,但我還想問的是大大所指的方格是指？ 還有大大所說的dummy可以用TSMC所提供的dummy嗎？謝謝!
作者: louisli    時間: 2007-9-21 11:32 AM
在請問大大,剛在一些參考文獻中,所提到的電阻值的計算公式,R=RSXL/W,那RS所指的是指什麼？剛剛查到大大所說的方格是指L與W所構成的方格嗎？
作者: ywliaob    時間: 2007-9-21 11:53 AM
RS 是接觸片電阻(sheet resistance) = 電阻係數x電阻厚度(深度)
. @6 s  E, k9 X# L通常晶圓廠會提供 RS 的大小 以方便使用者去設計所需的電阻 " p) k- b0 Z! X6 f: u  L& G- C2 d
R=Rsx(L/W) 只要估算layout的L/W就可以知道電阻的大概值
( M# J$ v0 f) C, Ldummy 的需求是怕因為layout面積太大或太小 造成製程變異太大 所以需要加上dummy pattern
; @0 ~/ [0 S( H6 L! y一般晶圓廠也會建議dummy pattern的畫法 但不一定要遵照
6 _, I) U5 |" d2 G6 D8 _8 s; ~$ k' l( S+ F9 s( X

8 z! S1 a* g& s  g4 z4 ~% lPS: R=電阻係數 x(L/A)=電阻係數x(L/Wxt)' }7 d- j! x9 t/ t! j
     =(電阻係數/t)x(L/W)
+ K, o# |- M2 F  `3 R$ A( @/ J8 }     =Rs x (L/W)
7 q( m+ b+ m& f5 B5 ~2 M或者可以想成當L＝W時（方格)  R＝Rs
& N- c+ a( o+ {* m當10個方格連在一起 R＝10Rs
作者: louisli    時間: 2007-9-21 12:05 PM
謝謝大大的回覆,但想在請問大大說那那個晶圓廠提供的RS大小要從那裡可以得知這樣的訊息,謝謝!
作者: 小朱仔    時間: 2007-9-21 12:36 PM
原帖由 louisli 於 2007-9-21 12:05 PM 發表 ) I  k, C6 K4 l* A& n3 E4 y
謝謝大大的回覆,但想在請問大大說那那個晶圓廠提供的RS大小要從那裡可以得知這樣的訊息,謝謝!
) k8 t3 _' |* f2 a, X
0 W( K! h- t  A. A% Q: l) m
每個晶圓廠都有提供SPICE Model,SPICE Model內就會有提供Resistance Table,裡面會有sheet resistance,找看看吧~~
作者: wlyi0928    時間: 2007-9-23 12:12 AM
TSMC 0.35 um 電阻的畫法嘛~~~
- H3 k5 J4 d$ S! g* e嗯嗯, 用POLY2吧, TSMC 0.35 process 看起來只有POLY2能認得到,
% s- c! C# K# B# V2 B5 ?3 x* N其實也不用去看SPICE Model,
* w, s( i- L0 e/ K4 `只要看POLY2 design rule和Calibre LVS Command File就夠了,- K: A2 `' {2 i4 y
先送個消息給您: POLY2的sheet resistance為50 ohm/square,
" @4 {. ?, v  b2 f7 g8 O# x8 B$ K其它的最小width多少啦...etc...等等的資訊, 就請您找找Design Rule了, 裡面有寫, 我確定!!( m* D0 A0 ~& b9 N

  Y6 a' w, b. P一點點經驗, 希望對您有幫助!!
作者: ywliaob    時間: 2007-9-24 06:17 PM
要有poly2 是要用mixed mode製程才有提供 一般製程沒有poly2可用
+ O7 b% Z7 i2 j" D, C% \6 |( L! v8 [NW 跟 N+ 還有poly 不能用來當電阻嗎?
作者: kokokiki    時間: 2007-9-25 07:26 AM
可以,但N+ P+ & NW 為且有junction的電阻,所以要考慮電阻之間距離及junction break-down 電壓的問題,poly1為& i5 n! w. B% V) @. B+ v
非junction電阻,之間的距離,可以使用較小的rule,但其電阻較小.
' Q! S) B# _5 [9 y7 T' _- O8 O1 j還有N+ P+ NW & poly材質均為半導電阻,所以其個別均有電壓及溫度效應造成使用之時的電阻變化,所以電阻值是會改變' i1 ?+ `, Q$ v# R: l  M! z3 @
的喔....
作者: Shouwei    時間: 2007-10-1 03:04 AM
有另外一個較快的方法，不過前提是您也是學校，然後有cic的權限
% U7 V" A2 o( U! m& Q; `8 @尋問工作站管理員，會有一種檔案名稱叫做pdk <<這只是關鍵字
! q- G8 m# n4 r# {8 d; @然後可利用virtuoso將其引入，引入之後，叫出來的電阻、電容、電晶體，就是官方畫好的
. L3 R( t! Q+ E8 D6 t/ Y' ~, ~3 z那如何引入到laker呢？, |' K7 o/ D& [
很簡單，只要利用virtuoso的export>stream，將叫出來的電阻or電容等等，一種一個檔的方式，output成gds2的檔案& A0 F8 ]3 x9 o/ s0 ^/ w
再開啟laker import>stream 便可引入了，這是頗方便的小技巧，給您參考一下
作者: louisli    時間: 2007-10-3 01:09 PM
謝謝大大的回答,但上一位大大所說的pdk不是只能在TSMC的0.18製程操作,據我所知TSMC的0.35製程,電阻.電容好像要自己畫上去說
作者: Shouwei    時間: 2007-10-12 01:19 PM
原帖由 louisli 於 2007-10-3 01:09 PM 發表
% n$ j$ e; @- |6 t4 g& ~+ [/ M' L謝謝大大的回答,但上一位大大所說的pdk不是只能在TSMC的0.18製程操作,據我所知TSMC的0.35製程,電阻.電容好像要自己畫上去說
+ q0 s: f/ q/ M. x7 q3 n% G9 }
5 `; D$ V. Y' Q0 A; B
我查一下我手上的documents好了XD5 Y+ Q2 F" r1 ~7 u9 m5 \
可能真的是如您所說的，只有點18製程有
; ]& s7 F% m4 x# B3 S- Y4 R! n敝人當時的想法是想說點35跟點18一樣有PDK XD; p6 }, D8 h3 D( o  l+ j

" k) x7 w3 f  F如果真的沒有的話，建議用POLY電阻，誤差比較小2 D& A- `' Q7 ]3 D  @* d
不過相對的，阻值也比較低
7 |# y' y2 |) d1 N* M! _LVS的檔案裡面應該都有定義
6 e" i/ y& Q/ d4 V+ Z/ ?最好是把LVS都印出來慢慢K XD 這樣對實力的進步，有很大的幫助$ D, n9 t$ z! H! |; m; S+ b8 S
在下也要開始學著K LVS的定義了。。。
作者: yoyo20701    時間: 2007-10-15 03:51 AM
講的好詳細唷~~~本來不懂的問題現在大概知道囉~~多謝大大唷~: t: I% G8 l! M' g! {. X+ B
多謝你的無私
作者: dacas922    時間: 2008-4-22 07:19 PM
電阻用L型shap~會比較好嗎?怎麼感覺怪怪的~到底是哪裡出錯
作者: markb    時間: 2009-1-8 04:31 PM
thank a lot!!!          受益良多！



歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/) Powered by Discuz! X3.2