Chip123 科技應用創新平台
標題:
多重執行緒技術創造高效率視訊轉換器SoC架構
[打印本頁]
作者:
masonchung
時間:
2007-10-3 01:13 AM
標題:
多重執行緒技術創造高效率視訊轉換器SoC架構
視訊轉換器製造商在軟硬體系統架構設計方面，正面臨許多嚴苛的挑戰，包括：
Y" |, `1 m% o1 N$ r& ]# ~$ ^
8 M) v6 o5 n9 p7 k" Y: K/ T
•額外增加的功能，衍生更多效能需求問題
& L; M4 [8 T/ a: n5 g
•同一部設備必須支援日益增加的標準： MHP、OCAP、DVB-T/S等
8 J1 T+ h* N" N; d. |
•若繼續採用傳統架構，勢必難以達成成本壓力導致廠商修正新的價效比的目標
; L+ C& K/ C/ N9 J1 U: P
4 P `& o* Y4 n, L Q- D4 Z
這些挑戰涵蓋入門級及全功能產品，除面臨須在最點時間內上市的壓力外，全功能產品更面臨支援各種功能與服務的壓力。
. Q3 d; i+ ~* a) r2 @, [) _+ H
3 y/ f1 k9 D [8 A
在系統設計中採用多重執行緒(Multi-Threading)處理器核心即可因應這些挑戰。多重執行緒不僅帶來許多效益、降低整體系統成本，亦可大幅縮短產品的上市時程。我們將把討論焦點放在MIPS多重執行緒的特定應用延伸指令(Application Specific Extension, ASE)，它是業界標準MIPS32®架構的延伸方案，目前已建置在MIPS32 34K系列核心。
3 k" Y+ i! j# b, F; D4 s# L
4 q8 X, Y* Q+ a9 P
34K處理器中硬體多重執行緒的重要功能包括：
( ^# V4 f9 S+ w$ T+ Z9 K
, `- Q6 p/ [/ { i0 e- m
•硬體的執行緒環境(TCs)，將內容切換(Context Switch)的耗用資源減到零。不同的執行緒內容指令，會在連續的週期中發送，讓硬體能在任何因素造成的延遲週期中立即插入進行運算
6 K& q E6 z. P0 W2 J, b( E
•多個虛擬處理元件(VPEs)分享相同的運算資源，提昇處理器使用效能
" l* ~9 g- c6 w: o
•運用閘控儲存(Gating Storage)與YIELD檢驗器做硬體程序控制， 以達到硬體將處理器的週期資源分配給特定的執行緒。如此， 可提供執行緒保證服務品質(Guaranteed Quality of Service，QoS)
* Y' J! B0 j# W9 b
! i( l" M8 T) @' X
本文中，我們將介紹在SoC設計中運用多重執行緒的優勢，並闡述如何在視訊轉換器中發揮這些效益。同時將建議新系統分割選項，讓設計人員能運用34K系列核心，發揮其獨特的多重執行緒功能，藉以達到最佳價效比。
& }/ \3 A p# U! Y/ J1 t
運用多重執行緒規劃全新SoC架構
4 a# ?6 X; e o5 ~
8 _8 |+ q9 R0 e3 Q E: y
定義一個新的SoC架構，向來是困難重重的挑戰，不論是鎖定更多功能、更低成本的新一代產品，或是將進入新市場的解決方案。所有功能必須對應到軟硬體的單元功能。多重執行緒處理器，因具有更高效能、QoS策略以及提供作業隔離機制，因此能在增加極少的成本下，擴充更多功能。此外，若已有現成的硬體模組或軟體模組，重新切割這些元件到多重執行緒將更具有彈性化。
/ e! ^9 l' k4 r5 f) f% Y) N; v
9 m0 V4 c0 B6 t1 T
多重執行緒處理器整合至SoC 2種可行的作法：
- V' u0 U4 M2 _' p" T& F! Y6 v
3 Q6 d2 ?% ]1 j# E$ _
1. 將2個以上的單執行緒核心換成一個多重執行緒核心。
- ]& y4 G N0 s/ d' Z
2. 將1個單執行緒處理器換成多重執行緒核心。
) `. Q% K: Y' r, c0 y7 F0 g7 S/ l c
[4 b( I2 ^6 k1 o" y0 d( J2 J/ ^
這2種方法中，都是運用多重執行緒處理器，創造更多機會，進行系統層級最佳化並提高軟體效能，我們將在下面的章節中詳細說明。
8 |7 h% N( R! N4 D* E
* t4 M* t0 w" Y, r
將2個單執行緒核心換成一個多重執行緒核心
1 j& F/ _; Y+ i8 ~; G# {
% i; g8 W N c3 r% Z- \1 n
+ `, c# U+ B- w, S) K
[
本帖最後由 masonchung 於 2007-10-3 01:15 AM 編輯
]
作者:
Jim_Lin
時間:
2007-10-3 09:55 AM
SoC的下一步大概是多重運算核心(簡稱多核)?
?# `* V7 Q/ ^( P- K' d$ K( F
% E2 x* F7 V+ A% {. P
一樣缺圖?
; ~; K+ [- R; Y$ o+ r* I* _
+ n% o6 U C4 w8 Q
[
本帖最後由 Jim_Lin 於 2007-10-3 10:01 AM 編輯
]
作者:
masonchung
時間:
2007-10-3 10:41 PM
圖1
' q- ~) }8 L7 c+ `% l! Z0 Z% o
[attach]1733[/attach]
& ^+ U Q o. H6 b& i9 B$ |4 y% \
圖2
5 C; r X# Q3 e5 F
[attach]1734[/attach]
5 w. |6 B/ W0 f- K) U! y
圖3
" X: `, Q" h& M' U
[attach]1735[/attach]
; {+ J4 d' \# E' T& P; ?3 z
圖4
7 Z) B( b& h8 _& O
[attach]1736[/attach]
作者:
jacky002
時間:
2008-1-30 11:41 AM
的確沒錯，尤其對軟體而言；硬體有提供multi-threading的話，整個系統的效率增加很多。目前所知，MIPS有提供此功能，ARM我就不知道了。
作者:
odinshen
時間:
2008-2-14 10:30 AM
希望台灣的 design house 可以在這個多核心 SoC 的趨勢下搶到一席之地...
/ }( g' {/ P* O+ C7 h" {2 j% a
大家一起加油 ...
作者:
masonchung
時間:
2008-2-14 11:02 PM
台灣的Design(Service) house 是有實力開發多核心 SoC 的
6 t c/ ~) b' I* v; T
這需要軟硬體人才共同來努力 , 不是嗎?
, H) Q/ |8 ^* y+ ?/ G9 [
1 r9 C4 i8 X0 z* Q* R2 ?; l `, I
還是需要只會寫Schedule的x部經理呢?
& ^! H2 i* |2 k! H
使命必達真的有用嗎? 射嘴砲比較快!
2 Q: s+ ^6 K+ {' q& p2 }
真正的效率不在開會逞口舌上,也不在x部經理的報告投影片上.
2 j9 m. _: j; F$ I, j
而是讓部屬分工合作的完成任務==>這就是多核心的運作
6 g$ |' ]2 V' Z- c Z
因為SOC的架構,專業領域太廣
! U! E7 D6 I0 q( M0 i
絕非x部經理說了就算
! x$ g3 k; D G& i0 C
虛心接受部屬的軟硬體架構建議,才是成功關鑒
, x, r6 u* c5 h6 i8 \0 a7 @
) F9 }6 F7 |. l1 b
[
本帖最後由 masonchung 於 2008-4-15 12:25 AM 編輯
]
作者:
gangboy
時間:
2008-2-24 06:15 PM
ARM處理器支援multi-threading處理嗎
3 N+ \- b4 Q" t/ G( F3 b
還是需要多掛DSP來處理？
作者:
armmips
時間:
2008-9-7 01:22 AM
原則上，ARM 處理器不支援Multi-threading的執行模式，或許選其他處理器如MIPS或SPARC均可
作者:
smoky1982
時間:
2008-9-8 11:12 PM
小弟我孤陋寡聞，想要了解多重執行緒技術創造高效率視訊轉換器SoC的架構。
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2
