9/7 3D IC技術及產品應用趨勢研討會

amatom

半導體即將進入3D IC時代，3D IC技術未來應用領域相當廣泛，包括邏輯IC、記憶體晶片、影像感測元件、功率放大器、MEMS等，橫跨邏輯和記憶體兩大領域的應用。為搶攻3D IC商機，各種跨界合作模式相繼出現，3D IC技術將如何展現強勁優勢成為半導體業下一個決戰點，各界皆在密切關注。
, Q- V4 o. l+ H' j, Q0 B. T
8 s* o9 N2 L0 s# u8 L3D IC封裝提供封裝層面的摩爾定律，也就是相對較低的投資成本，具有縮短內部連接線、縮小晶片尺寸等優勢，可以降低封裝尺寸、省電、增加頻寬等功能，採用矽穿孔(TSV)主流技術，相對於層疊封裝(PoP)，可望縮小封裝尺寸35%、省電50%、增加8倍的頻寬，TSV 3D IC提供低成本、高時效的綜合優勢，吸引產業界紛紛向它靠攏，預計2012年將成為3D IC元年，隨著完整的系統解決方案出現，半導體將進入另一個新紀元。
' n7 \+ q1 ~3 p) o' Y/ r6 v2 |
9 H+ ?$ o2 b* `; p) L7 ^, R為了使市場能夠更精確的掌握3D IC技術發展趨勢，DIGITIMES特別於SEMICON TAIWAN開展首日，假台北君悅大飯店(GRAND HYATT TAIPEI)舉辦「3D IC技術及產品應用趨勢研討會」。期望邀請各位業界先進蒞臨參與，會中將邀請重量級業界貴賓分享從3D IC製造、封裝、到應用設計等完整的產業鏈關鍵技術資訊，DIGITIMES分析師也將針對3D IC的發展走向進行深度的趨勢分析與應用觀察，期待與各位先進一同在「3D IC技術及產品應用趨勢研討會」上共同切磋交流，共創開創產業的新面向。

( x1 Z( G2 u0 ^

■ 活動時間：2011年09月07日 (三) 15:30~19:00 (15:00來賓報到)

■ 會議地點：台北君悅大飯店 3F 鵲迎廳 (台北市信義區松壽路2號)

■ 洽詢專線：+886-2-8712-8866 分機322 陳小姐

■ 傳真報名：+886-2-8712-0232

■ 活動方式：免費活動 (請攜帶名片2張)

■ 報名方式：網路、傳真報名、下載報名表我要報名

amatom

時 間	主題	講 師
15:00~15:30	來賓報到
15:30~15:50	確認中	DIGITIMES Research 資深分析師 柴煥欣
15:50~16:20	確認中	確認中
16:20~16:50	Low Cost Wet Process % x0 W  J- Z* Y3 N. cSolutions for 10:1 and Beyond	Alichimer S.A.技術長 Dr. Claudio Truzzi
16:50~17:20	酒會交流時間
17:20~17:50	確認中	旺宏電子 前瞻技術實驗室負責人 # }- P- q) y( Y% F4 B* ~$ s謝光宇
17:50~18:20	2.5 & 3DIC - If AR, cost and depth were not an issue	Xilinx Sr. Vice President / y3 C2 S: Z+ _. GProgrammable Platforms Division + ], w! N; `- L' gVictor Peng
18:20~18:50	確認中	益華電腦總經理 張郁禮
18:50~19:00	Q&A / 結語

jcase

Alchimer揭露矽穿孔阻障膜技術的重大進步；階梯覆蓋率達100%，提升填充速度和品質 高度均勻的阻障層亦可大幅低減成本，同時提升性能和可靠性
2 v( I, D! Z+ o5 ?7 {
(20110906 16:36:00)Alchimer S.A.的全新薄膜沉積技術改進，努力讓矽穿孔（through-silicon vias（TSVs））的生產更具成本效益，保證可以縮減填充沉積次數，為電子產品封裝產業帶來新的選項。

* i; K7 K/ e6 ~8 P$ M$ |! fAlchimer今日揭露，其AquiVia矽穿孔阻障層製程能夠對複雜的矽地形提供均勻、有保證的100%階梯覆蓋率，包括高深寬比的扇形側壁表面。阻障層係矽穿孔薄膜堆疊中最底層的元素之一。Alchimer的覆蓋能力前所未有，使得不需要解決阻障層的問題，令後續的沉積時間大幅縮短，成本亦會低減。

0 h2 G) H: d4 M6 A- }覆蓋率達100%，亦會消除後續的晶種層和填充沉積過程中可能會發生的一系列覆蓋相關的性能和可靠性問題。

4 x( v  \% ?* p5 D4 T矽穿孔技術公認是3D整合製程的核心牽動因素，可允許多晶片堆疊和互連。這是將更多運算能力、記憶和其他功能集成在極小裝置（如智慧手機、平板電腦和其他便攜式電子產品）內的理想解決方案。
1 Z3 q$ g4 D1 H( @- n
# l0 z2 m1 B5 C/ v& d8 K* m階梯覆蓋率係矽穿孔底部的金屬化薄膜的厚度與頂部或平面薄膜厚度的比率。

jcase

“現有用於產生矽穿孔的蝕刻技術有很多優點，但傾向於產生扇形、階梯和其他表面特徵，對後續的薄膜沉積帶來真正挑戰”，Alchimer技術長Claudio Truzzi說。“傳統的真空沉積製程一直無法放入高品質的阻障層，尤其是較深、直徑較小、深寬比為10:1及以上的填孔—我們需要這些比率來全面實現3D整合的經濟優勢。”
. \( ~" N: W1 U7 Z# d7 j) o
8 [3 t* @% v- E9 c) a: y7 M1 q4 z“品質較差的阻障層直接導致電遷移、填充結果不理想及互連電路通路遭遇高電阻，這些因素將影響高值3D部件的性能和可靠性”，Truzzi解釋。“這種覆蓋率達100%的新產品顯示我們的阻障膜均勻分佈在填孔的周邊和底部，甚至在存在階梯形態及扇形的情況下亦不例外。因此，後續各層的下沉將有理想的基礎，而所需時間亦大幅減少，帶來額外的經濟效益。”
; F3 c) v0 I- k8 v
0 S& v) N/ u* D. J7 Z2 oAquiVia Barrier和Alchimer的整套濕式沉積產品集保形性、階梯覆蓋和純度於一體，為PVD、CVD或其他乾式製程所不能比擬，比照標準的乾式製程低減成本40%至50%。客戶可視其應用需要，選擇單一薄膜或任何薄膜與填充的組合。
9 _% H1 F+ n. O9 c6 v
ALCHIMER將會參加台灣國際半導體展：Alchimer將與其台灣合作夥伴奇裕參加2011年9月7日至9日舉行的國際半導體展，展位672號。請前往我們的展位瞭解詳情，獲取有關Alchimer濕式沉積技術的更多資訊。此外，Alchimer將於9月7日下午出席在台北君悅大飯店舉行的有關最佳3D矽穿孔結構和製程的DigiTimes研討會。
# Z6 k. P" X3 h5 h( O% }
關於Alchimer S.A.
8 G" J* t' X" V# ^Alchimer從事創新的化學配方、製程和智慧財產權的開發和行銷，其產品主要應用於各種微電子和MEMS的奈米薄膜沉積，其中包括晶圓級互連和三維TSV(矽穿孔)。該公司的突破性技術Electrografting（eG™）是一個電化學的製程，能夠在導體和半導體產生各種類型的超薄鍍層。Alchimer的潛力最初由法國創新署(OSEO)策略產業創新計畫所確認，該計畫支援具有商業化價值的最先進技術。Alchimer成立於2001年，是法國原子能總署（Commissariat a l'Energie Atomique，CEA）的分割資產。總部位於法國馬錫，並於當年獲得法國研發及產業局（French Minister of Research and Industry）頒發的「高科技新創公司國家首獎」（First National Award for the Creation of High Tech Companies）。公司現為歐洲前100大具前瞻性公司（Red Herring Top 100 European Company）之一。請瀏覽Alchimer網站：alchimer.com