Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 3041|回復: 0
打印 上一主題 下一主題

[教育訓練] 6/4日-奈米層級SoC體設計工具原理及研發課程

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-5-16 18:27:48 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
[奈米層級SoC實體設計工具之原理及研發]課程內容將介紹目前系統單晶片在實體設計時所遭遇的瓶頸,目前的發展趨勢,及現今EDA相關軟體的支援方向。

[開課時間] 96 年 6 月 4 日 至 6 月 13 日,每週一及三,18:30~21:30,共計12小時。
[上課地點] 國立交通大學工程四館(新竹市大學路1001號)
[開課講者]
陳宏明 博士 / 國立交通大學電子系助理教授
經歷:
1. Assistant Instructor, Dept. of Computer Sciences, The University of Texas at Austin, Austin, TX, USA
2. Junior Engineer, Strategic CAD Lab, Intel Corporation, Hillsboro, Oregon, USA
專長:
VLSI CAD (Physical Design)
Design and Analysis of Algorithms
Combinatorial Optimization
[開課大綱]
1. Nanometer IC Technology Trends
2. Physical Design Methodology
3. Timing Closure and Signal Integrity
4. Design for Manufacturing and Reliability
5. Chip/Package Codesign
6. Modern Physical Design Automation Tools Support

網路報名請至http://submic.ee.nctu.edu.tw首頁之[開課報名]
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-9-28 02:16 AM , Processed in 0.158009 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表