|
|
工作兩年常常遇到 公司的研發高階主管飛國外 解客戶的Bug+ ~( Y4 q' ]$ c% Y, Z( x
原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS 但是往往一上客戶板子就出包
1 j% O7 m. d: p; N" e
! J3 s" G7 {1 E9 |( k我自己是覺得可能有以下幾個可能9 X3 p/ d3 o- S8 }! V
1. IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題
/ T" i8 N. ~5 `* m0 m2. Board Level的 ESD或 EOS Fail% z( J9 V/ Z( X) F
3. 板子上的Chip間 EMI的互相干擾
5 {; m7 K$ D, R8 R, h, r/ Q5 C V
' Y2 O& Z( @( Y: d+ b$ A" M我的疑問是 " r+ u" e& u1 ^+ _. b
1. 除了以上幾個情況外 還有什麼情況也會發生 在客戶的Field(板子)會Fail? Q( q3 L7 g9 F: J: r
2. 如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?. T) D: Z. g, p7 R5 E7 d1 Q; h( u/ }
3. 有沒有什麼方法可以事先驗證或模擬 客戶的環境 讓我的IC上到客戶的板子也不會有問題? |
|
IP卡
狗仔卡
發表於 2008-1-18 01:44:11
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡