關於CLK的設定

cloudandtina

問題是這樣的
我實驗板上有外接一塊AD/DA卡
跑程式的時候，發現出來的圖形跟正確的有段差距(有先用LABVIEW看圖)
                                                                                
; w' x3 u) X: U* Q回去看說明書後，AD/DA卡的DAC的CLK有2個，其中一個應該是暫存用
7 h& c7 Q! F8 r' W" T# W原本設定AD/DA上CLK的動作都是照實驗板上的CLK來設定
4 o/ W4 h3 D' h4 P% I現在卡在不知道該如何去設定這2個CLK
也或許是我方向錯誤，不過目前還沒想到其他原因就是

hitxiaojun

能否确保你的AD/DA的setup time&hold time足够？？特别是setup time一定要足够！