請問大家類比元件電流鏡,差動對佈局方式

tommy01

3 w* l7 N5 [5 `$ a3 j! D0 y! f* [
1.大概了解到有common-centroid 的方式 但此方式是電流鏡跟差動對都適用嗎??
. g4 u9 H7 B! o  S2.最近在一些資料有看到還有另依種是Inter-digitized layout 不知道這是哪種方式?
3.common-centroid 在書上看到是第一步驟AB→BA( 左右mirror)  
5 j' d2 V/ p/ q( \; E. j" U
( f/ W/ O0 T. Y



# v; W" t0 H: j; j& F6 C: x第二步驟   AB BA     (交叉mirror)
                ↙↘
. X, q4 [6 y; D6 {5 X             BA   AB
2 f: P# C/ S+ b# b, p$ L) d( o   
在書上還有看到另一圖      ABBA         就不知道他是怎麼來的?有人可以告訴我步驟嗎??
- J  O& A3 ?$ j# N1 G  _* T                                                     ABBA


7 X# c+ O+ Y8 ~3 h5 M7 ]+ o% E- C4.若是A=8 B=8 要如何使用common-centroid??         
' Y. g/ |* V3 _) O: {0 @0 H1 P( Y' H# e第一步驟:ABBA 先左右mirror →ABBA  
第二步驟:交叉mirror  ABBA  ABBA
                                      ↙↘
5 K3 T7 _4 o  O' P; h/ f) ^, t                                   ABBA  ABBA      但看到書上結果是   ABBA  ABBA
" W9 R9 }7 D9 j* G6 o7 H                                                                                  BAAB  BAAB              請問這是如何來的???????????

yuany

就是要求A B两个管子受外界形响一致~~~
% t$ v/ k' K8 ]7 O给你发个资料..自己看看吧

yuany

模拟版图的布局技巧
; U$ }, {- I; _0 S! O) P
& K- o/ m, v8 k一：总体布局
) R. n) F6 c  G0 W! l7 v9 Z一般采用P型衬底，可降低LATCHUP的敏感性，但其低阻抗使靠近的器件间的相互影响加大。特别是一些时钟信号的跳变，通过寄生电容耦合到衬底，又由于外部电感的影响，在衬底上引起抖动，使得附近的器件上的信号受到干扰，这就是衬底噪声。
6 ]; Z- K/ h+ q; N衬底噪声以及其他一些噪声，很难在其来源上加以屏蔽，但由于以共模形式出现，所以采用差分结构的电路可以有效得加以抵消，这就要求在版图的布局上尽量实现对称，才能更好得起到作用。
- I4 x3 C4 ^6 v" i* ]+ h首先是布局的对称，相似或相对的电路最好靠在一起，呈镜像对称分布；而寄生参数影响大的敏感电路尽量分开放置；数字块由于信号跳变比较频繁，所以和模拟电路和信号更要分开。通常重要的工作电路（如运放等）放中间，开关电容等放两边，电源和地线在最外面走。
9 F8 v& }1 }: }, Q7 l各个功能块以单独模块的形式，根据对称性的原则分别设计。按照适当的统一高度，参照原理图的结构画，不同的晶体管间用PDIFF和NDIFF分别接地和电源加以隔离，模块外部也加以隔离。大的功能块则用“GUARD RINGS”包围起来。

yuany

二：晶体管、电阻、电容、三极管
2 ^& A; S5 g# s管子的放置也要讲究对称，同一功能块中的管子的方向要一致，使存在工艺缺陷的情况下，管子间的相对比例不变；大管子采用几个小管子并联的形式实现，以减小源漏的面积和栅的电阻。
7 @; P0 G* q  B5 x9 Q+ W2 L例如运放的版图，其输入对管一般较大，可分成几个小管并联，采用十字交叉或一字交叉的方式实现对称；而偏置部分的管子，同一偏置电压上的管子放在一起（一个水平线上），并以产生这个偏置的晶体管的尺寸为基数，以一定个数并联而成。如果运放有补偿或反馈电容，则放在电路一边。
又如带隙基准源，产生带隙的器件要完全匹配，保证零温度系数的实现，其晶体管对和三极管对的布版要完全得对称，而且放在一个角落上（尤其是三极管），以免受到其他信号的影响。同一偏置电压上的晶体管也同样通过几个基数管并联的方式实现精确的比例关系。带隙产生上的电阻R1和输出基准电压上的电阻R2也要实现精确的比例关系。

yuany

例如R2/R1=16/3，当R1阻值较大时，可使R1=3*R0，则R2=16*R0，即前者由三个R0串联而成，后者由16个R0串联而成；当R1的阻值较小，不适合再分时，可用3个R1并联后再和5个R1串联，实现（5+1/3）*R1。由于版图上器件的对称性不仅和相对位置有关，还和环境有关，所以这些有用的电阻条的两边各加上一条同样的无用的电阻条，以平衡有用电阻两边的环境。当这两个电阻不需要各自衬底时，还可以按1/4*R2、1/3*R1、1/4*R2、1/3*R1、1/4*R2、1/3*R0、1/4*R2的顺序一字交叉布局。
- a, @% v% S! x+ I6 @( K3 k  G开关电容、积分电容等需要成比例的电容，也切割成合适的小块，并联合成，同时注意采用一定的对称形式和考虑边缘影响。此外还要注意电容的两个极板，上极板受噪声的影响较小，所以，通常上极板接阻抗较大的一端。例如，积分电容的上极板接运放的输入端，下极板接运放的输出端。而且，电容不象晶体管及电阻，它对于线电容很敏感，所以在走线时要加以注意。
三极管的布局，尤其是产生带隙的三极管对，要注意比例和对称。如Q1/Q2=8，则以Q2为一个基本单元，画一个3*3的阵列，中间一个为Q2，四周8个并联成Q1。二极管也同样，值得注意的是，二极管的两端不能都悬空。
要是有足够的空间的话，电容、二极管、三极管的四周也可放置一圈无用的单元，尽量使周围的环境相同。

yuany

三：连线
细的金属线有很小的电阻，连线交叉则会有很小的电容，当连线太长，或敏感信号线交叉较多时，对电路来说就不能忽略了。
( J4 p- {1 \, g0 ^  g: @通常，各个模块的地线和电源线分开走，直到电源和地的PAD脚时才连在一起，而同一模块的地线又分两条，一条给晶体管，一条给隔离圈；同样，基准电压和电流的连线也并行的分成几条，分别给各个模块提供基准。采取以上措施，尽量减小模块间的相互影响。
电路的差分信号线应成对的穿过其他信号线，抵消寄生参数的影响；此外还可以适当的添加一些地线，把敏感的信号线加以隔离。

yuany

上传不了资料的哦~~~~~
1 j/ F' W7 k, J郁闷ing

zhiyong.gao

yuany 讲的非常好！很有收获，O(∩_∩)O谢谢

李寶容@FB

之前看過一篇PAPER
是說沒有MATCHING的特性大概可以有效能的94%
       1D-MATCHING(ABBA)的特性大概可以有效能的96%
       2D-MATCHING(common centerid  AB
                                                        BA)有效能的98%
9 o' G3 l* |8 h8 j但因為2D-MATCHING比較占空間，所以大部分用在較重要的電路EX:INPUT差動
其他的像是電流鏡阿、電組阿什麼的用1D-MATCHING就很夠了~