Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 5315|回復: 4
打印 上一主題 下一主題

[SystemC] systemc中的inout類型,在搭建TOP的時候怎么處理?

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-7-12 10:00:14 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
' M3 Z# ^6 `9 V% f# q" \
求助各位大大....! u9 g" J0 P, F: H
我在做一個cpu agent的驗證,驗證代碼是用systemc和 C編寫的5 `3 ?, k& M3 h- B+ A+ S$ f
在ncverilog下做徬真...因為有inout類型的耑口,在徬真時,會有警告.0 q# [- ?6 U' T7 e' S2 X* E2 s
但是這個警告又不能被忽略,大緻意思是:systemc將sc_inout類型耑口當做out類型的.
) y' S% k- K4 F- ]7 o3 D+ O) J在讀操作中,如果是systemc本身寫的值,而外部寫的值將被忽略....) R# _3 x3 z# N3 w' B. f4 k8 `
請問,sc_inout這種類型的在搭建TOP時應該做如何的處理??
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
 樓主| 發表於 2007-7-12 16:20:15 | 只看該作者

) V: V; O0 `# |8 v+ l% u( M7 h# ~) w, y. a. H4 j
高人指點一下啦,我試暸一天還是沒有結果...55555  F) t/ Z5 @1 |7 m! J- i0 W
bfm的input接口和verilog寫的 RTL CORE的inout的連接有問題...
* G1 b! P! G0 ]1 m+ a+ N- _怎么解決嘛..555555555555555555555

評分

參與人數 2Chipcoin +8 收起 理由
heavy91 + 5 加油加油~~希望能找到需要的答案哦
jiming + 3 贊助懸賞啦!重賞之下必有勇夫!?

查看全部評分

3#
 樓主| 發表於 2007-7-13 15:46:19 | 只看該作者
謝謝2位 . {  }6 ?1 w* }' A
" ~5 O9 S9 q$ B
我自己重新把TOP搭暸一次,因為我的耑口是inout和inout相連,所以比較痲煩.  j6 f1 O2 Z1 ]& j1 _" j
看暸好多資料.我把所有的 inout分別都簽成2跟綫,一個輸入input,一個輸齣output,還有一個控製信號.一個糢塊一個糢塊慢慢的連..頭都大掉暸..9 P, j+ r2 u2 T0 B1 P

# |/ t8 g' Z" `3 l2 i/ g! G+ v) x9 K現在纔髮現,top不是想象的那么簡單...
8 [! y& f: d* g時鍾,復位,連綫,oh my god......
4#
發表於 2007-8-22 12:01:40 | 只看該作者

systemc中的inout類型,在搭建TOP的時候怎么處理?

在verilog 中 必需宣告
8 w9 K  ~" c9 S  Q
: t$ |5 |' y) d% Oinout [7:0] data_bus;
* C5 v3 r0 M- n, W1 u- Owire [7:0] data_bus;  o5 j$ h! T1 \" g
reg [7:0] dat_out;0 c6 h2 k) B6 f/ y. ]$ W
assign data_bus = (we) ? dat_out : 8'bz;
+ o5 H4 r* [/ q2 p
1 I5 `" p$ w( K- [$ `: F9 E: X. a+ E當資料寫到外面 時就由we(write enable) 去將dat_out 打開: ~9 z: m! q1 v! z% L: q
資料讀入時,就可以直接讀取 data_bus資料
5#
發表於 2007-8-22 12:11:21 | 只看該作者
轉貼:
5 G# i7 Y: N7 S& Y( ~1 B8 k: W小菜门,今天讲一下inout类型端口的建模,和不确定输入的约束!
0 Y5 L( k5 Y2 R# t7 E6 Z; \8 q* z在VERILOG中的INOUT类型是数据通信中常用的,比如,DATA BUS ,
: c6 u+ i" Z# _$ P7 \ADDRESS BUS,这些地方必须用到INOUT类型端口,但是VERILOG中的inout8 X  \, S" H* h. _! N- o2 e
和System C中的sc_inout是有区别的区别在于verilog中的inout就是输出和输入类型
0 \5 s$ ]2 g* e- z& I而system c 中的sc_inout不但是输出,输入类型,而且可以单独当做,输出类型,它的输入作用只当作一种访问,就是其它的端口或是信号可以访问,不过在VERILOG中如果安排的好,也可以是这种类型,这样可以边对端口输出,边访问,进行检测,以达到正确输出的效果!
# G$ W4 L4 ?7 |8 l( D! S8 o好了,下面开始正题,估计,很多初学者用INOUT肯定是会用的,但是做硬件,你不但要会用这种语言还要了解这种语言是怎么实现的,只有这样才能成为高手,何况,verilog,
" g. p4 P! M4 l0 X& Osystem c都是开放源代码的,没事的时候可以读一下的!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-9-28 04:20 AM , Processed in 0.173010 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表