ESD Layout Rules

shangyi

想請教 為何考慮ESD的MOS
, E$ @) T9 }+ w6 s2 o2 M2 d' N
它的drain 跟source要畫的特別大
  @' ~" g8 E+ v( K; ^' D
1 C% [" P' @3 n) d如果PADs 進來是直接看到電阻

如poly diffusion or nWell 的話
( u$ m9 e0 r! f! k& s" k; J+ s% `
- S& b; D; \( p: L1 QESD又各該如何考量, width要畫大一點嗎?

煩請前輩賜教

samgu

ESD的CELL是提供ESD測量或發生時去產生一個電流需洩的路徑，所以即使你從PAD看進去是看到電阻，你還是需要ESD的CELL。而電阻的作用是在保護你從PAD看進去的東西。

shangyi

回復 2# samgu

感謝samgu 的回應
/ X9 [4 Q& P0 e7 s1 c( ?- @
一般ESD CELL就是用MOS Diode來做ESD防護

4 j7 `- s+ ]& o' v$ c4 v我的問題就是 為什麼這個MOS的 Source 與 Drain的要比較大

而且Drain端 會比Source端大

另外 在ESD stress路徑上的電阻 又該如何考量layout?

samgu

這個問題需要先從MOS的結構說明，因為現今CMOS一般為LDD的架構，而此架構會在 MOS的 drain and source端產生一個尖端(看剖面圖即可了解)，當ESD發生時電荷會聚集在這個尖端並造成放電，結果就會將
1 p- F7 ~9 N5 c3 |9 Z7 b8 gGATE打穿，所以未了避免這種情況發生，在最不讓費成本的情況下就是將Drain與gate的距離拉開

shangyi

了解...  另外想問
MOS的Poly 是長在Thin Oxide上
6 q1 X4 N+ q4 p: o$ s+ C9 S/ A! l
  D  {: ^8 q% z7 Y, F& m& D1.那不在 diffusion上面的Poly (如Poly電阻) 是不是長在Thick Oxide上呢?

如果ESD stress 會經過一個電阻
) ?2 d3 O3 L, f
2. 那這個電阻使用n+ type 會不會比poly 還要好?

m851055

如果MOS不在Thin Oxide上的話應該是在FOX上。

xuguishuang

学习了 谢谢各位的分析

ivor999

直接和body相接的端點不需做ESD rule. 所以source 端通常不需要.但是也有些電路 S / D 與sub接不同點,此時兩端都要 follow ESD rule.

ONLYFLYSKY

MOS元件在汲極(Drain)端到金屬矽化物擴散層分隔的寛度。目的是要確保汲極雜散串聯電阻足夠大到能阻擋靜電放電的衝擊不會擊穿氧化層而導通到最高或最低電位的基體接點(Bulk contact)。

eetwww

又学习了。。。。。。。。。。

雷迪斯

學習了..
感謝分享
+ l% t* [$ R3 ^8 R$ m8 H0 B* kLayout真的好多要注意

eva_chen

ESD在layout上算是重要的一環，
: J0 M- U9 N+ ^$ v感謝大大的分享～

MTK1019

有源区的PLOY是长在thin oxide  不是有源区的 都是在FOX上面 所以不必担心击穿问题

chivv

感謝大大分享,剛好要用到,3Q~

calton

话说，drain离栅极远还有一个原因是增大镇流电阻，让Drain下方的电流更加分散，从而提高MOS的ESD能力的哇。

rd66529

謝謝你啦~受益良多阿~感謝大大無私地分享

ian77316

一直對ESD的LAYOUT不是很熟悉喔~
感謝各位的經驗分享~
對小弟受用無窮~

vic

這個問題需要先從MOS的結構說明，因為現今CMOS一般為LDD的架構，而此架構會在 MOS的 drain and source端產 ...
* p, A2 B' I0 ~( V& b( I) D  l5 Msamgu 發表於 2010-5-14 03:01 PM

6 k( Y* t- l, U/ Q6 ]
0 h0 m, l0 V9 I9 Z: Q3 x' U. s) X6 ~大大您好！請問LDD的架構為何，可以為小弟解釋一下嗎？謝謝！

ggchyolee

最近工作一直遇到 IC ESD Fail 的問題，這些資訊對小弟有很大的幫助~感謝各位板友的經驗分享

grant6168

pad越大,阻抗越小喔~~~~~