Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 9101|回復: 5
打印 上一主題 下一主題

那位先進了解 VIS 製程

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2008-3-27 17:58:44 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
NBL 這層在process作用為何???) K, M* i: v* t5 C
那位先進可解適一下嗎
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂6 踩 分享分享
2#
發表於 2008-3-28 15:29:28 | 只看該作者
NBL------>N+ Buried Layer* j# n" Y' w0 e9 L* [

5 {( C. X! R7 h% k& L$ _$ h; ]4 `主要作用為了隔絕兩種不同電位的SUB
2 ?& H* a/ _; q
! d0 c* e5 H; T0 M原理:在P SUB的基底上為了區分兩種不同電位的SUB,故使用N+的LAYER做隔絕。& Y4 Z" _/ ^! L/ q. B( \/ A7 U

* w; b9 w, a6 `! v7 e- j記得在製程書上曾翻到過,但忘記了內容,以上內容純屬個人記憶@@"
3#
 樓主| 發表於 2008-4-2 18:27:55 | 只看該作者
那是給pmos 或者是 nmos ?? 給
- {* |- Q# J% K+ ELV 或 HV mos用呢??
4#
發表於 2008-4-3 00:03:11 | 只看該作者

回復 3# 的帖子

給HV MOS使用記得NMOS PMOS都有此layer,建議可查Device design guide
5#
發表於 2008-4-5 00:02:41 | 只看該作者
如果有HV及LV,那你可以將此層墊在LV下面,他可以將HV及LV區隔開來,你把他剖面圖畫出來就可以看的出來了,
6#
發表於 2008-4-6 01:16:01 | 只看該作者
也可以加速電子流過的樣子5 k: C/ e" I: x5 R
7 {, F( j# {8 I' B. U9 D
老師上課有提過,不過有點模糊了
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-23 01:55 AM , Processed in 0.165009 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表