ARC推出符合CPF規格的先進設計流程 以降低可組態子系統和處理器功耗

jiming

! C  F5 j3 l1 Y' h2 x6 u: T: `2 H+ C
新流程進一步強化ARC可組態方案的低功耗優勢，提升可攜式多媒體設備的SoC設計效益
6 x- p* \: G9 j+ k) T
' ]8 w! M& ]8 x- C) `* `<2007年4月18日>低功耗可組態多媒體子系統暨CPU/DSP處理器核心領導商，同時也是Power Forward Initiative產業聯盟成員的ARC International (LSE: ARK)宣佈推出一套新的設計流程，以協助SoC設計業者進一步降低可組態子系統與處理器的功耗。ARC的參考設計流程是率先業界遵循Si2聯盟通用功率格式(Common Power Format; CPF)規格的方案，將內建Virage Logic公司Area, Speed and Power (ASAP) Memory™記憶體和ASAP Logic™標準單元程式庫的多項低功耗功能。這套參考設計流程目前已整合至專利的ARChitect™組態工具，預計今年下半年開始供應ARC客戶。

　　Power Forward Initiative是涵蓋面甚廣的產業聯盟，旨在加速全球電子業以先進技術開發低功耗的IC設計。參與成員包括ARC International和其他二十多家公司，完整會員名單請參觀www.powerforward.org。
$ x6 [) i. ]3 w9 O
　　ARC的可組態子系統與核心是半導體業最低功耗的方案之一。舉例來說，一個可組態的ARC&reg; 750D核心所需的功耗，在相似的組態和處理速度下僅相當於一個ARM 1136或MIPS32 24Kc核心的一半。這正是ARC可組態方案獲得SoC設計業者廣泛採用的關鍵理由，因為ARC可以協助他們設計出可攜式多媒體設備等各類講究低功耗的應用，而新推出符合CPF規格的參考設計流程將更進一步強化ARC既有的低功耗領導技術。
9 y$ l8 [) M5 u
　　ARC International產品開發暨服務副總裁Paul Holt表示：「如何協助ARC不斷擴大的客戶群開發更低功耗的SoC一直是ARC開發產品時優先考量的課題之一。與Cadence Design Systems這樣的業界大廠及Power Forward Initiative產業聯盟合作，建置符合CPF規格的設計，就是ARC為這項課題所挹注的努力，這同時也強化了ARC在低功耗晶片設計上所佔有的領導地位。」
/ C* M( z0 M. F; W, H
7 {; N; c3 K1 F9 f　　Cadence Design Systems公司業界聯盟資深副總裁Jan Willis表示：「IP供應商都很了解為客戶提供低功耗方案的重要性，目前Cadence正擁有唯一符合CPF規格的設計流程，能支援建置完備的低功耗設計。而ARC身為Power Forward Initiative產業聯盟的關鍵成員，肩負重責大任，積極推動CPF的態度也獲得業界高度肯定。」
: j! Q- X, X- D
' ^, n, h8 Y2 m　　Virage Logic公司研發副總裁暨技術長Alex Shubat表示：「Virage Logic是半導體業最可靠的IP夥伴之一，為SoC設計業者提供業經矽晶層級驗證的低功耗IP已長達近十年。我們很高興參與ARC所推出的這項參考設計流程，協助共同客戶為他們的設計達到更顯著的功耗節省。」

. p1 Y6 O5 Q3 d7 [* n關於Power Forward Initiative

/ T) Y, y7 C" ?& {( t1 V　　Power Forward Initiative是由Cadence所推動的產業聯盟，目標是要協助設計和生產更高功率效益的電子元件。該聯盟的顧問小組成員涵蓋整個設計鏈的上下游，包括微處理器、IP、晶圓廠和半導體公司，以及Cadence在內的四家電子設計自動化(EDA)公司。CPF規格的草案版本v1.0已由Cadence於2006年12月提交給Si2低功耗聯盟(Low Power Coalition)，現在已成為業界廣泛採納的Si2標準。