What Verification IP do you plan to use MOST on your current design?

atitizz

Please indicate whether the IP exists internally or is purchased from 3rd-party...
5 F4 e0 K6 _8 X# H' P. S$ C7 s6 G, l
Other (please specify):

ranica

ASIC工程师
: c/ k$ u4 w  v& j; Q) H' Z公      司：High-technical IC supplie with commercial FPGA intellectual property
工作地点：北京
5 t+ ?) X, _2 D) e8 S; Y( `
职位描述
1.微电子相关专业硕士学历, 3+年ASIC前端工作经验（不含在校、实习）;  
. _: d, R' v/ P, u2.熟悉并参与过ARM或MIPS等常用SOC架构的设计、应用,对SOC架构及常用外设的工作原理有深入理解。
! j7 V# Y0 D$ f3.精通verilog语言，能够独立完成verilog module design，拥有良好编程习惯codingstyle。
; \1 G; }; ?, i. ]: e' ~4.能够独立完成单元级仿真，在系统仿真中承担部分工作。
5.至少1次成功流片经验。
6.对synthesis、sta、dft等有一定了解。
" `( j' ~7 ~/ \$ E8 U$ {7.良好的团队合作精神

ranica

职位要求
; [4 T& K- B' d7 b  X* `  P' D" a全部或部分满足以下条件者优先考虑：
" |- Q0 S3 F8 K( ~* ^1.有在大型asic公司工作经验，深入理解其企业文化。
2.熟悉验证方法学;熟练使用SystemVerilog等专用语言进行验证平台的搭建和维护。对Testcase规划、覆盖率分析、门级仿真、ATE testpattern产生等有实践经验和深入理解。
% }8 s2 i: z1 W. E3. 丰富的fpga emulation经验，能熟练进行板级debug，编写调试简单driver。
" Y( P( @* l6 |7 N' L3 N- r4．对芯片系统架构有一定理解，能进行子系统级别的独立规划设计。对以下知识中的至少2种有实际经验：
ARM/MIPS/8051 CPU及其架构,
AMBA(AXI/AHB/APB) 总线、OCP,  
% }; b( B: ~4 f$ h& e6 F+ `8 }4 fUSB(3.0/2.0/1.1,  
* b. c5 q# l8 UNAND/Nor Flash/S-flash controller
DDR（2.0/3.0）controller/PHY
low power design,  
6 N; n+ S1 P# n1 u: t: c6 echip level clock/reset generation and control,  
SD card controller, SATA,sim card  
' H2 t( k: x* `. B" ?soc基本外设 (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART),
Ethernet,  
( {0 a# ^8 R! h1 f4 h9 t4 ZJTAG, etc.

ranica

FAE
公      司：A famous IC company
+ X4 {2 n, V$ W工作地点：深圳

Key Responsibilities
6 ^( }* K* J6 a2 ~
8 I) {3 n7 U' X4 E5 `Scope prospected and qualified IP opportunities develop strategies and processes to increase IP licensing and design wins opportunities.

Remove technical obstacles and provide a path to increase IP licensing and design wins opportunities.

Present and demonstrate technical details of xx products to customers.  
& ~; ~8 n* y) m9 d6 H
$ S3 i# I/ Z8 WProvide technical support in pre-sales opportunities as well as ownership of customer support process.  

Provide appropriate product recommendations to meet customer requirements

% V7 X8 v8 ^+ f* G- k# L0 z' LProvide system design expertise and first pass architectural planning for products in early design stages

ranica

职位要求
Education & Qualifications
! }" s& i( T# L+ y6 B) EQualified candidates will have a good university degree in Electronic Engineering, Computer Engineering or Computer Science. Master degree is a plus.

Professional Skills and Personal Requirements
9 ~- f7 z( \  ]. KExcellent communication skills
Highly self-motivated with the ability to effectively work alone as well as in a team
2 L! S  B+ H& E' zMust have the desire and ability to solve problems quickly.
$ {9 [' z5 i2 A$ a& G4 F/ {Demonstrate a positive attitude and respect for all members of the team
Be motivated to continuously develop skills and accept a variety of responsibilities as part of contributing to the team’s success
% ^, F6 C0 h  c, U  r( TWilling to travel both domestically and internationally, approximately 30% of time, spending significant periods of time on customer sites and for learning trips.
1 I0 d, A# _6 jGood spoken and written English
Customer related experience is a plus, but 10+ R&D experience is must-have.
0 u2 n" _$ G* F, n  t' P
: b# A( E$ }# C; o- d% nEssential Technical requirements
7+ years experience in IC hardware design. xx SoC tape out experience is a plus.
Working knowledge of ASIC Implementation (Verilog, Synthesis, P&R, and Timing analysis), including relevant EDA tools and methodologies.
3 C/ q! R$ z# M8 ~. G( J1 O( uExperience at the system architect level with intimate knowledge of bandwidth analysis, low power design, performance optimization etc
1 C9 \( X& k- @: W2 _0 _! K5 p$ nGPU experience is a plus.
Consumer application experience is a plus

innoing123

Brocade在其數百萬兆位元（Terabit）核心路由器中整合了Altera的120G和150G Interlaken IP
採用含有Interlaken IP的Stratix V FPGA，Brocade線路模組能夠靈活的根據雲優化網絡進行擴展

2014年2月25日，台灣——Altera公司（NASDAQ：ALTR）今天宣佈，其Interlaken矽智財（IP）核心通過認證，被Brocade® MLX®系列數百萬兆位元（Terabit）核心路由器選用，開始產品發售，應用於資料中心。Interlaken IP在Stratix® V FPGA上實現，有助於Brocade路由器快速高效的擴展雲端最佳化網路。使用Altera FPGA和IP來擴展雲端最佳化網路，支援企業管理大量的網路資料，並根據結果即時做出決定。

/ t( w" ~# ~9 M$ U7 Q+ iBrocade公司ASIC和硬體工程副總裁Majid Afshar評論表示：「Altera為我們提供的這一種Interlaken IP設計能夠非常靈活的進行配置，而且非常可靠，滿足了我們各種線路模組配置的寬頻效率需求。這種獨特的配置設計結合我們的服務成本模型基本結構，讓我們的企業和服務提供者客戶獲益匪淺，他們對預算要求非常嚴格，而且需要的服務比較特殊。Altera的Interlaken IP頻寬可以擴展，具有很高的資料效率，滿足了客戶對大資料的需求，同時也滿足了需要透過網路高效率傳輸資料的其他應用需求。」

; m" x$ s4 |0 X4 _& [Altera採用Stratix V FPGA架構的Interlaken解決方案支援速率高達100 Gbps以上的晶片至晶片資料封包傳送，協助OEM傳送每天產生的近2.5艾位元組（exabytes）資料。Interlaken IP是完全整合解決方案，包括了MAC、PCS和PMA層。

innoing123

Brocade採用Stratix V FPGA架構的百萬兆位元路由器解決方案為企業決策層提供了：
6 T1 o9 x% H3 `% F& ~( H
•        為軟體定義網路提供高密度100吉位元乙太網路（GbE）、40 GbE和10 GbE路由以及真混合埠模式的OpenFlow支援，靈活的流量控制以回應動態資料流量碼型，滿足了業務需求。
•        可靈活擴展的IPv4/IPv6路由和高階MPLS功能，提供線速100 GbE和10 GbE密度——非常適合網際網路骨幹網路和服務提供者核心網路應用。
•        高性能價格比結構，讓管理人員能夠靈活的購買服務和頻寬，進而提高其競爭力。
2 @9 G& D( [9 {) Y: a5 S
8 ?. h& ?% f3 n4 {: ~' C/ ?; @Altera通訊業務部資深總監Dan Mansur評論表示：「Brocade透過其創新路由器不斷簡化並擴展網路基礎設施。我們的FPGA和Interlaken解決方案為Brocade這樣的公司提供的優勢，不僅僅在於滿足了當今資料中心的性能需求，而且其設計方式可以支援未來應用的傳輸量和介面更新要求。」
- P" n' G4 X; p+ p
Altera的Interlaken IP核心可以擴展滿足對更大頻寬、更高性能的需求。IP通過了大量的模擬和驗證，能夠可靠的運作在多個內部和客戶平臺上。

ranica

IP验证工程师
公      司：A famous IC company
# m/ V, H6 a- Q; J工作地点：苏州

职位描述：   
6 a, F$ y  A! T  F$ r  L. j1 `" r/ ^1. 负责PowerPC等平台上的软件设计、开发、测试
2. 配合IC设计人员完成芯片开发验证工作
' W" u# G/ }( U/ ?) u3. 负责相关技术调研，编写相关开发、测试文档
) b& m9 s# f2 s4 |: a4. 负责芯片及应用方案的市场推广和技术支持工作
, x/ A) e, U3 t8 e) G
$ U  p& c# D8 Y* q9 [: H+ ]岗位要求：
1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

IP验证工程师
. z( F$ [  n$ Z+ B公      司：A famous IC company
! F! u2 _, f8 ~: p4 v# E工作地点：苏州
: M. n/ Y5 r2 z4 U0 G" F6 X5 Q
职位描述：   
1. 负责PowerPC等平台上的软件设计、开发、测试
2. 配合IC设计人员完成芯片开发验证工作
+ C2 @2 c- E. ^3. 负责相关技术调研，编写相关开发、测试文档
' m, a. D: M6 I! X! L/ ^4. 负责芯片及应用方案的市场推广和技术支持工作
" z( I7 m' a& x+ ]) w) }5 w6 C
岗位要求：
1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
& d( O+ I0 X: c/ l3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

IP验证工程师
' j9 p/ P) ?. ?+ w0 v) |, f公      司：A famous IC company
工作地点：苏州
0 L  j  T/ Z# s5 o5 [$ Q4 S
3 H. }- \) s+ x* `/ F. ], N' `职位描述：   
7 p& t: K! x( I/ Q& M+ I# B1. 负责PowerPC等平台上的软件设计、开发、测试
2. 配合IC设计人员完成芯片开发验证工作
3. 负责相关技术调研，编写相关开发、测试文档
4. 负责芯片及应用方案的市场推广和技术支持工作

岗位要求：
1. 计算机、电子类相关专业，本科及以上，三年工作经验；
2.精通C/C++语言，数据结构，丰富的产品应用开发经验；
) t) S3 T* k5 U# A) f3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先；
. x: w8 y) P6 O$ |7 \! `' \4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验；
5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；

ranica

ASIC Verification Engineer (WMAC)

公      司：A famous IC company
工作地点：上海
1 l+ I. ~4 j- o' `8 L
8 D3 Q0 H2 j$ Q0 GThe Role:
  L" R- N$ D6 I5 @: D- r        ASIC design and verification
; e5 N) T8 W2 x$ V0 C        Work closely with the California teams
        Support chip tape out and bring up

6 m) ^) ~5 a1 U8 f3 v' j, HRequirement:
        8-10 yrs. experience  
8 Y8 g* z8 m6 q2 y        Knowledge of Verilog / System Verilog & Perl
        Has worked on complex project; experience with 802.11 is preferable
+ I& J" C$ E9 M8 T* o- \% i1 D        Can work independently - want him to take over MVE
, F' N: v. k+ u1 B5 j+ w        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus

ritaliu0604

ASIC Verification Engineer (WMAC)

; c; ^: R; S& `公      司：A famous IC company
+ S9 g/ v9 d# g7 u2 b工作地点：上海

The Role:
* B8 p# O1 L2 U- o        ASIC design and verification
        Work closely with the California teams
        Support chip tape out and bring up

  H- M: D0 K1 S' {+ O- s+ ARequirement:
/ |+ c: G' I7 q  h        8-10 yrs. experience  
        Knowledge of Verilog / System Verilog & Perl
        Has worked on complex project; experience with 802.11 is preferable
$ {, N# ^6 |/ Z5 T        Can work independently - want him to take over MVE
        Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus

sophiew

Job Title igital verification Engineer
: t+ r( k, d: m2 ]Job Category :Semiconductor
Location : Singapore
" @3 k! M& P8 T7 J& t5 i) z) Z) ]Job Type : Permanent
Job Description:
! n" b$ ~9 j* T4 B) BLooking for SoC Verification Engineers Experienced in System Verilog Tools
4 D$ M+ o& w; g
Responsibilities:
) i+ T: F7 E; e* }Constrained-Random Verification using SystemVerilog.
/ J5 }7 T' S8 S9 H: D  hDevelop verification environment for DUT,Write and debug tests for DUT using SystemVerilog, Perl, and C.
Develop Bus Functional Model(BFM) or using Verification IP(VIP) for tests
& _$ i9 X/ A3 A* `8 M9 N/ F$ [Developing and reviewing test plans
Write coverage monitors to evaluate the coverage of the DUT.
6 y0 m! d( e) [( AFormal verification using SystemVerilog Assertion to verify SOC or IP is plus
- }# L) T0 t5 Z( y( Z
7 w7 [8 J+ a0 R" i! V4 r0 M& y2 tRequirements:
9 F" c# _+ G( @* g: i+ |>4+ ethernet switch background
6 ~+ y$ \$ a4 RAt least 3-year+ experience on digital design and verification
/ _" r/ e/ g5 Y+ lExperience on SystemVerilog/VMM/OVM/UVM (UVM is plus)
Familiarity with transaction-level verification at higher-level of abstractions is plus.
Experiences in developing measurable verification plan.
Proficiency in UNIX scripting languages and utilities such as csh, sed, awk, and Perl.