Power MOS架構問題

libra3333

有誰公司有畫過類似Power MOS架構，能在TSMC製程畫嗎，如果能那W/L如何計算，因為Poly會有重複的問題需要知道。
7 f3 m9 P0 O) c2 @; }

edengod

左手邊的將POLY重疊的部份去掉假設POLY是1U
POLY to POLY是2U  每條POLY 為17U
8 U; N$ G5 i4 A/ x# B/ [: n$ c17*10-5*5=145
' M: i. p0 [& b" N' D7 F右邊這個就沒有重疊的部份,但卻有打折部份的損失,
% A0 k1 c, Y; d; C4 U) C看你要多精準,粗略的打折部份就算是1/2,
3 d$ G2 n5 i( E, n: _$ {0 _就這樣子

sjhor

通常  POWER MOS 應該不用算到這麼精細吧!!
* O$ M- z0 k8 G8 D9 U" ?+ n, U% a他是看整個 Rds(on) 所以  這些的誤差應該是可以忽略的吧!!
- S" u2 l/ x3 T$ Z5 ~* l9 w# R口字型要看她的整個結構  還有引電位的問題!!
  k8 d6 b, l3 t% ]( }) T- g口字型  應該是對稱性的結構比較好畫!!
+ d9 d  e1 P! }' n5 Z9 A% Y若是 DMOS 目前還沒有實際的使用過!!

bowbow99

Rds(on) 是什麼？？
  m% o1 R7 N: Q1 m5 t7 ?9 P怎麼判斷Rds(on)？

sd5517805

希望各位讨论，多谢大家， 。。。。。。