鎖相迴路PLL Layout 電源及接地問題

exbogy

想請問版上各位高手前輩
/ k+ h% s& H6 X5 v9 \9 s
小弟這樣的認知是否有錯誤
4 A- b- X: g( z( h
( k3 j, k7 y/ x: h& ]0 a, jPLL的電路中有分RF(VCO及第一級較高頻的注入鎖定除頻器)、類比、數位三種電路

  ?, V& f. |$ D9 Z- l& f# i. L在接地時三種電路的地要個別接到晶片外在板子上再共地
, h8 w$ h% w: o* s
+ k$ E8 k2 g  F& |+ H這樣是否正確

0 x8 D- O% R- E3 h0 ]另外學長有提到說 過去曾經看過一篇文件上面有提到MOS的Body端的地應該也要分開
7 }# g4 h+ _" E+ y- X
還有電源的部分一般是否也都是要分開給RF、類比、數位
) E6 N# j7 j. k+ F0 B0 S
希望大家能給予指教

flyawayfc

我也不是很懂啊，同求。