泰發科技(TaifaTech)使用 CADENCE 益華電腦RF Kit

chip123

從系統層面到類比混合訊號和 RF 設計  Cadence RF Design Methodology Kit 為客戶提供最週延的無線設計解決方案
& x/ C& @. a1 W. Y6 F, S
2007 年 6 月 18 日台灣新竹訊 ─ 提供 LAN 或WLAN 管理與連線能力的頂尖控制器IC設計與開發廠商泰發科技(Taifatech)宣佈使用 Cadence 益華電腦 (NASDAQ：CDNS) RF Design Methodology Kit，讓無線超寬頻(UWB)晶片設計週期的開發時間縮短 30%。UWB 無線技術的用途是透過大型頻寬(>500 MHz)傳遞資料，主要應用在無線、消費性電子與個人電腦市場。
8 v) L! j( k. q5 Y$ D  r
「 Cadence RF Design Methodology Kit 搭配相關的參考設計與經過驗證的方法，能夠讓我們的超寬頻晶片開發時間縮短 30%，」泰發科技技術長張子量先生表示：「從整個晶片設計流程的前端乃至於後端作業，RF Kit 為我們的設計工程師提供單一解決方案的優勢，並且以跨不同設計團隊的 RF設計流程，實現最高的生產力與最低的風險。」

. O$ t  S2 V& ^+ H+ s以效能為考量的架構設計取捨與元件大小等因素，都可以在設計初期輕鬆評估與檢驗。這種多重領域與多重層級的協同模擬(co-simulation)設計環境，讓設計師能夠以更具效率的方式處理複雜的無線SoC設計，還能夠在初期階段找出並修正系統錯誤。
+ M8 p7 x" g5 @% w" t/ f: ]
( |3 r4 a6 O5 G& m「泰發科技這樣的客戶必須持續以更低的成本和更短的時間來滿足全新與嚴苛的無線 IC 市場需求，」Cadence 行銷與策略部門企業副總裁 Craig Johnson 表示：「我們的Kits能夠提升設計時程的可預測性與效率，並且以Cadence技術的應用來因應客戶特殊設計的挑戰。」

RF Kit 包括一個 802.11 b/g WLAN 傳輸晶片(transceiver)參考設計、完整的一套 RF 驗證 IP、測試與模擬計劃以及適用性諮詢，以對應 RF 設計與分析方法。這個Kit著重在前端至後端的 RFIC 設計，因應行為建模(behavioral modeling)、電路模擬、佈局、寄生萃取(parasitic extraction)與重新模擬、雜訊分析與電感器合成(inductor synthesis)。這款Kit也可以在單一system context中合併各種 IC 驗證方式，運用系統層級的模型與測試平台供 IC 設計師使用。Cadence RF Design Methodology Kit 的詳情請上網查詢：http://www.cadence.com/products/kits/

1 Q5 l8 d0 ]! lCadence Kits
: P7 @" z" q  |7 O
Cadence Kits 讓 IC 設計師能夠加速技術特定產品的開發流程，並且因應EDA 技術各種不同的設計挑戰，譬如類比混合訊號、系統封裝(SiP)、coverage-driven功能驗證，以及RFIC。使用這些 Cadence Kit，客戶可以更著重在不同設計的設計資源，而非開發設計基礎架構上。

chip123

使用Incisive Specman和Incisive Enterprise Manager， Cadence環境用於驗證基於 ST Nomadik的多媒體手持產品設計

2 \$ h% b$ s# r1 v4 M【加州聖荷塞，2008年2月6日】全球電子設計創新領先企業Cadence設計系統公司(納斯達克: CDNS)今天宣布STMicroelectronics (紐約證券交易所: STM)已經使用Cadence® Incisive® Enterprise驗證產品系列成功推出其最新尖端移動多媒體Nomadik®平台。其面向驗證工程師的進階驗證解決方案包括Incisive Specman® Elite®測試平台和 Incisive Enterprise Manager，這是Plan-to-Closure Methodology中的一種強大的技術組合，讓驗證過程能夠自動進行。STMicroelectronics Nomadik多媒體應用處理器晶片系列產品能夠讓便攜設備播放音樂、拍攝照片、錄製影像以及進行實時雙向視頻通信。
8 V' @/ }& \$ D$ P0 D. a( ^, S
很多ST的最新網路設計都含有基於ARM的內核，並且使用內置的STBus用於多數底層架構。為了提高易用性和採用率，ST開發了一套補充驗證方案，充分應用Cadence的技術實現即插即用的驗證能力。這套驗證方案能夠讓設計團隊在仿真、實現驗證IP、以及收集和測量覆蓋率的過程中，輕鬆按鍵就可以運行驗證過程。ST從而節省了大量的寶貴時間，讓他們能夠將整體的驗證質量進行量化。

“我們的驗證團隊在為我們的IP產品陣容迅速設置驗證環境方面有著引以自豪的能力，這讓我們能夠迅速發現並解決問題，並衡量進度，” STMicroelectonics的通訊IP驗證經理Clara Tibaldi說，“Cadence在覆蓋率導向型的方法學範圍內提供測試環境和管理平台，讓我們的團隊能夠對按時提供高質量產品，給予細節上的關注。”

Specman技術作為Incisive Specman和Incisive Enterprise Simulator的一部分，為測試平台創建提供了最先進的技術，在e語言之上還具有aspect-oriented編碼能力。與Incisive Enterprise Manager搭配使用時，使用Plan-to-Closure Methodology，用戶就可以更好地使其測試的部署自動進行，測量仿真運行，從多種來源分析故障和覆蓋率數據，並且控制系統級簽收的各個步驟。由於在大型網路設備的驗證過程中會產生大量的覆蓋率數據，這些高度靈活的覆蓋性能變得更加重要。
) ?9 S6 o7 A" t6 }1 L
: l+ S% l5 Y* Z1 H“我們很自豪能夠與STMicroelectronics緊密合作，驗證當今的一些最高級的多媒體和通訊設備，”Cadence市場部主管Michal Siwinski說，“很高興看到他們繼續以開發創新的方式，進一步利用我們進階驗證方案的優勢。”

1 J  {0 Q, Q+ y, e7 Q4 Z# `Incisive Enterprise Manager 和Specman技術是Incisive Enterprise Simulator和Incisive Specman的一部分，是面向驗證工程師的Cadence進階驗證解決方案的關鍵部分，目前該產品已經上市。

jiming

晶片組供應商提供以CPF為基礎的低功耗設計解決方案

8 o& j8 `4 a3 {1 D( ]2009年3月11日; 台灣台北 – 晶片組設計公司矽統科技(SiS)今天宣布，已加入Power Forward Initiative (PFI)，並計劃提供以通用功率格式(Common Power Format，CPF)為基礎的設計解決方案，滿足晶片組、主機板、參考設計與系統客戶的需求。

矽統科技運用Cadence益華電腦低功耗解決方案(Low-Power Solution)，業界頂尖且完整的流程，能夠將邏輯設計、驗證與設計實現技術整合到廣受歡迎的通用功率格式(Common Power Format)中。在低功耗設計上運用此種周延的作法，設計團隊可提高生產力、降低風險，進而實現時序、功耗與晶片尺寸要求上的卓越平衡。

' ]* \) H" m3 U$ z( H( u「身為晶片組設計廠商，矽統科技一直致力於運用創新運算技術，以提供更高效率與方便性予電子系統使用者。」矽統科技行銷協理李志村表示：「我們加入Power Forward Initiative，幫助滿足客戶對更高功耗效率的運算平台需求。」

「矽統科技希望能透過參與Power Forward Initiative，加速客戶採用更高功耗效率的設計方法。」Cadence益華電腦的Business Enablement 事業群協理Pankaj Mayor表示：「我們歡迎矽統科技加入Power Forward Initiative，與業界領導廠商合作，為客戶提供高品質、低功耗解決方案。」