請教一個LVS的問題

langrange

calibre做過LVS之後
顯示Error：Connectivity errors
4 C9 Z# F% Y$ \' y/ e8 E& D# ?而後在DETAILED INSTANCE CONNECTIONS中有如下信息：
M0（4.600，2.200） MN（NMOS_5P0）                           XI0/MMN1 MN（NMOS_5P0）
              g:5                                                                                   g:XI0/net17
' K; ~3 @" D1 {' v5 o) V. n6 f$ Q                     s:5                                                                                   s:XI0/net17
4 @! x$ y, B# k                     d:VSSA                                                                             **VSSA**
. x+ `$ h. Y* U1 n  z  E                     b:VSSA                                                                             **VSSA**
* w* F1 Z, P( o7 N1 l2 h                   **VSSA**                                                                          s:BIAS
                   **VSSA**                                                                          b:BIAS
* K  S, K. G' `! ]- {7 g開始我覺得是MOS管的pin連接錯了
後來看了layout和source的netlist，裏面是這麼寫的
layout中：M0 VSSA 5 5 VSSA
source中：MMN1 net17 net17 VSSA VSSA
, {2 g5 N/ |" K在兩個netlist中，這兩個管子都和BIAS無關，但爲什麽上面會顯示MMN1的d和b接到了BIAS上？
5 K# ^5 D* W! R/ Z( c我的錯誤在哪裡？請各位指點，多謝了。

o_alice

感覺M0的source 接錯了.
Netlist  中: drain  gate  source sub
                          Net17  net17 vssa   vssa
Drain 與gate 接一起
2 H% r+ Q) c& P& ^. X) r: \但是layout中把 gate 與 source  接在一起了.

langrange

問題已經找到了，還是自己太粗心，在symbol的連接中有跟線連錯了