2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
所以想請教各位先進 正確的電容該如何畫
. v- i- U' u& Y& A話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容

我附上我最後的布局圖 請各位多指教
2 n1 A" E$ j& C7 p& P

bernie820

當然可以當電容呀...
6 _/ P/ Y5 V" V/ Y在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
否則lvs決對過不了!!(電腦是很笨的)
不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
因為一顆電容就可以遠大於你所有邏輯電路的面積
不過我沒看到電路
所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)
1 P& B; ^) ?5 }; [1 p
4 s$ q, K) F( V4 B. |1 l若你用平行板的電容外圍要加保護環!!
  q8 H+ \/ D/ _8 \0 t1 G: D# T( v# i
4 C, q, a5 h- R2 T4 Q1 v" u我看了一下圖示那應該就是說用金屬層(M)兩層
金屬層四邊要去角避免電荷積聚
! G% m: m5 X- B然後想像一下電容的樣子
1 K* u$ j8 w, u9 m' d一定會有接點接出去
所以或用via 或contact接出去
- S* p0 b; b3 E' `1 q! t8 W, C但最大問題一定是w/l 要去算一下
& x; @4 [1 A4 T2 E7 {: R; ^; c# c
, z$ M% |, x2 q5 A你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
+ }+ y' }/ |/ v+ P+ c3 d* N- I通常會有一些些些誤差!(很難完全準)
, j6 Q/ m. o5 C+ S* n7 \! B
打的好累= =zzz
5 j/ R) b' r( w; H多去網路上看看吧~
7 _0 e3 F) g+ V' a' r- k4 O製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他
/ k9 ]- O, V7 u4 o4 W; D. @$ W( z
+ E" L* x; }. @# R9 u# d- K, g, M爬一下文 應該有相關資料

5 E: m0 h7 M7 M3 Z& \) z2 O. B面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
可是LVS卻說這電容短路..所以我不知道我少哪些東西
這是RULE給的電容值算法
Ca = 1e-3         // F/M^2
Cf = 7.5e-11      // F/M
C = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)

7 z3 p, o; n, v0 d% i8 x論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!

我大概有看過題目但我不是參賽者!

電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)
: f2 D! T; ~% V$ R  |9 j
( F9 @# B( x% H+ b: m數位積體電路可以用mos來等效一顆電容

也就是將s和d極短路而g極連接出去

這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容
5 J& C+ n7 ]- h: a% s
w/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值

不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!

當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
) k: c/ ?* `: g: \6 \0 G9 ^& s看到樓上的回答 馬上遠端到學校LAY
; z, F  G. \" w- q. T6 @畫好發現我Netlist要怎麼指那個MOS是電容
然後看一下LVS的RULE只有一行定義電容名字
2 N5 E  U" j8 q$ u4 Ec. MIM Capacitor :
  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
就沒了
所以好像沒辦法把MOS當電容
順便附上我看講義上的電容畫法是否正確

lunarsama

8 n$ ]" p) u6 N* d. Y% {
( b5 ?2 D* }9 ~, d: L% w* ]清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
' t( r; T6 i$ V+ S3 s  L- z; d星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
索性做一個試算表好了 也比較好找電容值
做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
反正DRC/LVS過就好啦
# U) d( y, W( T8 U% v9 o' N& ]樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
2 W% p& g5 g; M3 ]0 ^! q8 nMOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向
& U5 @7 P7 s% Z1 l
5 p" y2 m% T( t# T3 v/ z5 B不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數

1 F8 ^! @: j, v" x. H$ h8 M最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確

: G: `" _1 f& _, ]/ v順便把CIC電容表貼出來吧 看有沒有要吧
7 |7 U( @" F- x8 ?3 H$ Z

bernie820

一起多研究吧^___^
: m( L$ C: h$ w# a1 p
不過看你得電路畫法

( d! T  Q0 L3 }- U5 i感覺像是數位電路
  m# W4 w9 P7 u# Y; n
p在上n在下
' n" y% K/ d4 a" T3 F* ~/ b+ N8 Q
2 H" o" z( S. ]. e  ?1 @. o) D呵!

yuany

都说是电容啦。。那也得看上去像电容啊
画两个大的MOS管就好啦 fingers＝2
比你那样好看多了

lunarsama

我有去問碩士的學長
  n; Q5 k. C9 e5 `9 `他說今年CIC的design rule 只有MIM的電容規則裡
; r. B) I' j& Y0 i* c其他種類電容都沒在design rule裡面
所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
2 g7 W' c. q  `那就很有可能!!!
) V% a' v  ^. k8 g6 V
你說的design rule 過不了
+ y! `. q# C- }) h5 u# D+ w+ k我想你是說在cadence 中是用MIM電容
% \& p, P% A: y( |* d但佈局卻是用MOS等效電容
) v6 f' m0 |% W$ x1 Z7 X
這樣是一定沒辦法過的!!
; n6 b) p1 f- U0 K: m$ F
但是...如果在cadence中就用mos等效電容
" w' c* {/ B" k. p  w那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
1 D, D4 a) o7 x1 R- u9 [6 Q3 v那個老師說用叫的...是要怎麼叫阿...
6 H+ S0 b4 D" y+ C該不會是叫一個NMOS或PMOS
& ~! H, k5 b: K0 n然後再把S端D端相接
4 _; V$ J! \) e1 F' E+ V在去算他的L、W、Cox?

egg

回復 3# lunarsama

& g( e5 x& R' g6 K* p8 ]  Z: D
, p( @8 g% g% U2 S    請問您這次比賽所使用的process是...
9 Z3 i( H8 O$ ^* L如果可能的話可以寄LVS command file給我
6 }: S$ L7 P! S我幫您看看是哪邊出問題