|
2#
樓主 |
發表於 2008-10-13 22:36:43
|
只看該作者
車用IC封裝及電路板之電磁相容、電源完整性及信號完整性的量測及模擬驗證研討會議程
/ q. G0 M. S4 ]; X$ V' O+ T% ^97年11月03日 (星期一)7 Q9 @% }8 o; `# x& g2 _% o
時 間 活 動 內 容1 X! n f' s7 G W
8:30-9:00 報 到9 F4 ^3 P7 E* q' Y
9:00-9:10 開 幕 式 、貴賓致詞 (標準檢驗局 黃來和副局長)
9 r5 d/ |( V" Z; v% \" |' O9:10-16:00 講題: 從系統到IC層級之EMC設計與模擬技術的原理與發展
* @6 Z. I D; R) p% U主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授
/ m0 H, i; q% @, p! Y內容包含:0 h9 t4 Y. v4 M3 ~& q
1. EMC問題趨勢的發生與分析
% n! @6 q! c% q; `$ O' y2. 數位無線通訊平台Platform noise 之分析, u |- {9 y9 K0 E! ]* l
- Platform noise effect5 h* k2 ~0 [2 W7 _
- Noise measurement procedure
0 ?; a8 Z: b& X' l3. EMC之原理分析與設計技術簡介& ~, _1 z, m/ P' v9 x, o; X
- Filtering3 `, v8 H/ o$ {6 l" @
- Shielding: R- t s+ \5 o8 v: I8 f* H
- PCB Layout$ C- k7 u1 T2 v/ r! `, h& Y2 X' r
4. 電源完整性(PI)之分析與設計5 y: Z0 L" r9 K Q; m
- Power/Ground plane layer impedance measurement
6 P( S- D1 I6 y+ q0 U6 H y- Power Distribution System (PDS) Design
9 Q8 I1 g: L% B' q# p/ I% o4 O5. 信號完整性(SI) 之分析與設計; i7 H; s8 _5 Y) k' S5 y0 I
- Measurements for Signal Integrity3 N6 C2 O, |/ c
- Multi-Gigabit transmission over backplane systems
- G/ Q- z8 j3 Y4 v( S; S9 s
5 o/ f9 q- z# G1 V9 {, `3 p; t3 @! J2 Q9 b$ O% ?- U& z
97年11月04日 (星期二)5 j+ G8 N6 @- k D0 U; M/ P6 y
! d' `! U+ u) u, O
9:00-16:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授0 D; A3 I& |6 Q: R
內容包含:
0 k, k0 q: [ f% W$ |& S( \電磁模擬範例分析
* O. a3 s* l( p' k8 X2 a" s7 v6. Basic module-EMI analysis of sample board from experiment and simulation
6 x& L$ O+ \! w1 ^1 M• WBFC Modeling and Simulation
% o- G8 j# ^" m• MP Modeling and Simulation: [6 E5 j6 r+ u! y V ]& f
• TEM Cell Modeling and Simulation
$ S/ G' D) {6 ?" H8 R1 G- General Noise Characteristics; V, X9 [9 A5 l- T( R
- Power Noise Study
) M! F. [5 S5 C; \4 A$ y+ k- Signal Noise and SI Study) ]9 e) W( f! m8 c8 \# Y4 Q
� Slit on Reference Plane
+ T# ]! x9 V' E w6 S. l: N/ V$ K� Signal Pattern at the Edge of the reference plane
# v, D+ Y1 }. x5 x7 h/ V. o� Reference Plane change$ G% {4 I H6 [( \+ f6 e- U# a
� Trace near the Card Edge8 E; O( X3 @3 P/ x! t
7. Trend of EMC issues on chip-level
% q3 v8 r( A4 W: r8. EMC design trend for chip-level
0 {3 g* ^2 ~( [/ e% V$ K C97年11月05日 (星期三)1 u" O; H- M" G. g6 v6 h+ F4 S
9:00-17:00 主講者:逢甲大學通訊系林漢年副教授、袁世一助理教授、電機系曾斌祺助理教授
" p( w. V7 x; x+ P: M內容包含:
- e" m- g. s9 F8 Q+ F, |9. IC-EMC相關標準與量測設備及技術簡介) t+ [8 L4 U- |4 q$ A, y8 j0 R# [$ B
10. IBIS modeling vs. Spice modeling
! o+ T% {" ]' a9 Y- F11. IBM的電磁模擬軟體簡介與其在EMC設計的應用
) ^( n$ `+ U4 q3 Z' q9 _- i5 T12. Practical Considerations in the Modeling and Characterization of Printed-Circuit Board Wiring! A& f6 f* }7 a
• New Challenges in Modeling and Measurements. C5 E9 `* @: M" G. ^* H
• Loss Mechanisms and Their Significance
; v2 {) ?9 Y, l' ^- x( F• Limitations of Present Methodologies
4 b4 ?+ _& s3 y• Short-Pulse Propagation (SPP) Time-Domain Extraction Technique
9 V# C: N- T1 {" N* l• Production-level Process Integrity Monitoring
& z$ C! V2 W, A9 r N 13. 綜合座談 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|