創意電子要在今年年底前完成八個90奈米技術的tape-outs

chip123

創意電子運用CADENCE 益華電腦ENCOUNTER合成與設計實現解決方案協助將五項90奈米設計成功試產(TAPEOUT)
: R. S5 x3 j; z4 D+ A# u創意電子推出加快18%的ARM 926核心 大幅縮短行動與視訊消費性應用產品的上市時程

2006年11月09日– 全球電子設計創新領導廠商Cadence益華電腦宣布，SoC設計服務領導廠商創意電子(GUC, Global Unichip Corp.)運用Cadence® SoC Encounter®解決方案，協助將一系列先進90奈米設計成功試產，而這些產品將運用在無線與消費性應用上。Cadence益華電腦的解決方案在從RTL到GDSII的流程中，結合RTL合成工具(RTL synthesis)、矽晶圓虛擬原型(silicon virtual prototyping)與全晶片製作(full-chip implementation)等功能。

創意電子為技術領先的SoC設計服務公司，面對奈米設計的挑戰，創意電子更著重專精先進製程與高複雜度的SoC設計。Cadence Encounter SoC解決方案使創意電子能夠將五項90奈米設計成功試產，同時使設計製作時間縮到最短，並通過晶片驗證。這五項專案包括行動與視訊的消費性應用，涵蓋1M到8M邏輯閘數(gate count)以及100 MHz到400 MHz的時脈範圍(clock range)。此外，SoC Encounter RTL Compiler 的全面性合成技術，大幅改善ARM926核心的頻率(增加18%)，同時standard-cell的面積也減少了10%。

「我們的目標是在今年年底前完成八個90奈米技術的tape-outs。」創意電子總經理兼營運長賴俊豪先生表示：「Cadence Encounter SoC解決方案是經過量產驗證的世界級技術，我們很高興這樣的技術協助我們解決了速度與面積等問題，不斷地為主流與先進製程技術節點，提供最快速繞線到矽晶圓製作的成功路徑。」
; M7 M- s; Z$ `* H# X4 t" q
「我們很高興Cadence益華電腦Encounter平台展現了絕佳的速度、能力與完備性，為創意電子提升生產力，並及時推出許多成功的tape-outs。」Cadence益華電腦數位IC Implementation副總裁戴偉進先生表示：「我們樂見創意電子的成功，也期盼未來的永續密切合作。」

jiming

先進製程帶動IC設計服務需求
4 {$ i$ i1 o, M4 M9 i) @2007將持續放眼全球  定位「產業鏈整合專家」扮演市場舵手

民國96年3月7 日 【新竹訊】 創意電子今日舉行金豬年媒體春酒，同時發表台灣第一項65奈米客戶專案tapeout的成功案例。在二月份營收方面，由於工作天數減少，雖較一月營收稍微下滑，然整體而言，創意電子對2007年第一季的營運展望較先前樂觀，預期將可超越去年第四季的營運表現。2007年0.13微米以下的先進製程設計服務業務仍將為創意電子發展主力，未來將持續扮演「半導體產業鏈整合專家」的角色，為全球客戶提供專業的SoC設計服務。

9 Q$ p! }8 [+ b# l        創意電子於今年一月，已成功完成台灣第一項65奈米晶片設計的客戶專案tapeout，該專案的終端應用產品為數位相機。2007上半年，創意電子總計將有4項65奈米晶片tapeout，2007全年度也將有2項45奈米測試晶片tapeout，同時90奈米的專案也將於2007下半年陸續進入量產。回顧2006年，創意已有11項90奈米晶片tapeout，以及3項65奈米測試晶片tapeout。身為先進製程設計服務的領導廠商，創意電子在奈米級設計服務的領域深耕茁壯，近兩年豐碩的成果已大幅領先台灣業界。

        在消費性電子產品持續走向輕薄短小的使用需求後，SoC全方位的解決方案成為晶片開發時的萬靈丹，只有SoC才能滿足多功能、低耗電、體積小的晶片設計需求。而半導體在歩入奈米級世代後，市場對SoC設計服務的需求也將日益升高，創意電子所擁有的不僅是多元的IP資料庫及EDA工具、先進的SoC開發平台，更具備豐富的tapeout經驗、及靈活的上中下游產業鏈整合能力，在製程日益先進之下，為客戶提供了降低技術門檻、減低開發風險、加速產品上市時程的優勢。
& \' v( c7 H6 \# ^& l4 l
! S& j9 P. \4 p        產業時勢所趨，傳統IDM大廠也逐漸走向fab-lite模式，專注於開發產品的應用面及功能面，而將委託設計服務業務轉至設計服務供應商，此趨勢在歐洲、日本、韓國等市場已逐漸成形，也為創意電子提供了龐大商機。
% L$ J3 J- E& U4 t6 X        
4 }7 [- A/ K% S7 v  @7 S3 A+ W        從產品應用面來看，創意電子客戶群的終端產品多應用於Networking, GPS, Cell-phone TV, DV camcorder, Surveillance system, WiMax等。

jiming

Cadence益華電腦低耗電解決方案與Encounter 設計平台
加速台灣IC設計公司先進65奈米製程設計的上市時間
+ k/ z) u4 H; g( [
. w( ]5 q( s4 p- ?7 l4 ^% \2007年3月12日; 台灣新竹訊 – 全球電子設計創新領導廠商Cadence益華電腦與SoC設計服務領導廠商創意電子(Global Unichip Corporation，GUC; TW:3443) 今天共同宣佈完成台灣首次65奈米設計試產成功。這項65奈米試產成功進一步強化了創意電子的先進技術能力，為全球技術領先的客戶提供服務。創意電子使用Cadence®益華電腦低耗電解決方案與SoC Encounter™ GXL RTL到GDSII流程系列產品完成這次先進的設計。
) v- [/ w: z  ~: W1 ]
; V5 H/ _% H! P「在半導體設計中，挑戰65奈米製程等同達到最頂尖的技術水準。」創意電子總經理兼營運長賴俊豪先生表示：「若要獲得成功，需要搭配緊密整合的設計環境與自動化的低耗電設計方法。創意電子運用完善的先進設計技術設計，搭配Cadence益華電腦低耗電解決方案與Encounter設計平台，產生了這套擁有千萬電路閘數 (gates)的低耗電設計，並且在七個星期內完成設計實現，協助創意電子的客戶獲得快速上市時程的重要優勢。」
5 c8 e; m6 B( W: B3 A0 ~
- |+ ]/ Z% T& i; x8 z創意電子的設計成果涵蓋了預定進入生產階段的客戶設計。創意電子使用Cadence SoC Encounter、Encounter® Conformal®技術與CeltIC® SI-aware NDC來完成此晶片設計。創意電子使用SoC Encounter GXL的針對良率設計功能(design for yield)與可製造性設計(design-for-manufacturing )功能，包括模擬CMP與關鍵面積分析 (CAA)，實現高水準的成果。

3 `( L3 K/ }1 l% u8 w7 A「我們誠摯地祝賀創意電子達到這個卓越的成就。」Cadence IC Digital設計部門與Power Forward部門公司副總裁徐季平先生表示：「創意電子以優異的低耗電的設計技術，針對先進製程明確展現他們的尖端設計與設計實現能力，我們很榮幸能參與其中並協助其設計。」
: u: r3 |" m1 S; V& H
創意電子在這次的設計中使用了許多Cadence Logic Design Team解決方案所提供的工具，以整合性和全面性的設計與驗證方式，透過plan-to-closure的管理與logical signoff作業，協助設計團隊改善時間掌控能力。同時也展現了Cadence益華電腦產品區隔策略的另一項成果，也就是針對不同種類的設計團隊，提供量身打造的解決方案。

chip123

ARM1136解決方案效能表現達650MHz　領先市場群倫
/ ]" N- i6 b; S; K3 O
創意電子日前推出ARM926解決方案 執行效能達400MHz，創意電子表示，其所發展的ARM926解決方案，在採用台積電0.13G微米製程下，效能表現可400MHz，成功為行動導航處理器領導廠商的客戶。採用台積電0.13LV微米製程的ARM1136解決方案，也達到650MHz的功效表現。創意電子所擁有的設計執行能力，成功協助客戶推出市場上最強有力的PND(Portable Navigation Devices)處理器。

採用此處理器不需加額外核心，即可啟動更多的技術與應用，也節省整體的開發成本。副董事長石克強表示，客戶採用此處理器的同時，也幫助客戶提供比對手更多元而高效能的應用解決方案。在強有力的CPU加持之下，客戶因此能確立其在PND領域的領導地位。

: @1 z6 _& o3 a8 _) ~# n該公司所提供CPU解決方案，除了在GPS/PND領域展現絕佳競爭優勢外，也可應用在其他可攜式裝置如行動電話、PDA以及數位相機等產品中。相較於ARM CPU的標準規格，創意電子採台積電0.13G微米製程的ARM926方案，執行效能可達400MHz，較一般效能成長了65%。ARM1136解決方案，採台積電0.13LV微米製程下效能可達到650MHz，更超越市場上其他的選擇方案。
$ L  g, q$ I4 ]  P+ E( N0 F" u
總經理賴俊豪指出，在提升ARM效能方面的成功，為前所未有的創新技術開啟了一扇大門！此項技術突破，將為創意電子全球頂尖客戶帶來高附加價值的專業技術與經驗。
+ p- H5 H& s4 n9 _
該公司運用台積電製程技術，在ARM9及ARM11系列的客製化服務方面快速佈局，隨時滿足客戶需求，持續提供高價值、高效能的SoC設計服務。

chip123

全方位SoC設計服務代工廠商擴展其ARM產品陣容 為各式系統解決方案提供量產授權

創意電子（Global Unichip, GUC）與ARM宣佈，創意電子獲得ARM實體層IP、架構IP、RealView開發套件以及CoreSight晶片內建除錯與追蹤技術等方案之授權，以協助其客戶在全球進行的設計工作。創意電子為ARM Connected Community的一員，提供專業且全方位的SoC設計服務代工，並透過和台積電的結盟關係，為客戶帶來各種先進的矽元件解決方案。
5 n: [# A9 t5 V8 _  A! A1 i. q
創意電子總經理暨營運長賴俊豪表示：「可靠的架構加上來自Connected Community夥伴的諸多支援方案，使得ARM成為IC設計解決方案的優先選擇。藉由我們全新ARM實體層IP、架構IP、RealView開發套件，以及CoreSight晶片內建除錯與追蹤等技術的量產授權，我們能為尋求複雜SoC全方位設計解決方案的客戶提供更多價值。」
7 t6 I5 v" f& w
透過此次授權，創意電子進一步擴展既有的ARM產品陣容，除了ARM7TDMI、ARM926EJ、ARM922T，以及ARM946E等處理器設計外，更能為客戶大量供應ARM實體層設計、系統設計以及開發工具等解決方案，並縮短其產品的上市時程。

6 e# k1 T# B: ?$ G1 bARM執行副總裁暨實體層IP部門總經理Simon Segars表示：「創意電子協助客戶轉變SoC設計流程，讓客戶可以將創新的ARM Powered產品以更輕易的方式帶入市場。藉由利用ARM實體層IP、架構IP，以及RealView開發套件的優勢，創意電子的客戶將有更多元的選擇來區別與強化其低功耗SoC設計的效率。」

jiming

全球半導體設計領導廠商新思科技(Synopsys)日前宣布，設計服務業界的領先廠商創意電子(Global Unichip Corporation)已採用Synopsys的測試解決方案，有效提升系統晶片(SoC)的測試品質。

- C* ~2 g" v( [/ l( _' ?8 n在配置Synopsys的TetraMAX ATPG(automatic test pattern generation)技術後，創意電子可以強化其at-speed test (速度與晶片速度一樣快的測試)之解決方案，並有效降低RMAs (return material authorizations，或稱之為test escapes)，該公司也計畫採用Synopsys的DFT MAX scan compression解決方案，以便在考量日益複雜的晶片設計中所涉及的at-speed methodologies之pattern counts等議題時，達到縮短測試時間的目標。

由於DFT MAX可自動產生晶片上(on-chip)的scan compression circuits，進而大幅減少數位設計(digital designs)測試時所需的資料與時間，所以在經過一番完整的評估之後，創意電子決定採用DFT MAX解決方案，而這項設計工具也順利地整合該公司現有的設計流程中(design flows)。
9 [0 E( N3 N4 x% b
創意電子設計服務處處長林景源表示，該公司一向要求每一個產品都要符合最高的品質標準，而當設計愈來愈複雜，製程也已逐漸進入90奈米、65奈米先進技術，delay testing就成為必要的步驟，以便加強test coverage。在採用TetraMAX at-speed測試解決方案之後，有很多個設計專案都獲得測試品質的提升。
5 X# ]* X" l, |: _
林景源指出，在採用DFT MAX scan compression 解決方案之後，有數項設計的test data volume減少達90%以上，且其compressed patterns後來也成功地應用於tester上面，並得以驗證正在進行中的矽晶設計工作，所以這項設計工具的測試結果讓該公司的印象非常深刻，配置時對進行中的工作時程的影響也很小。
8 s1 ~, C) X; D* t  p. s/ S, g1 R
此外，DFT MAX的gates-only implementation對於設計的面積影響也是最小的，因為它不是採用一系列複雜的state machine來進行compression與decompression的工作，而是以優異的scan architecture來傳遞設計過程中的測試邏輯，因此有效地減少了wire routing congestion，降低矽晶面積的使用與其相關的成本。

* s9 n8 x. R5 A新思科技Synthesis and Test資深總監Gal Hasson指出，DFT MAX與TetraMAX是當前最先進的EDA技術，可有效協助客戶達到高品質的測試結果，在創意電子的例子中，即證明Synopsys的解決方案可協助客戶及時達成可靠的晶片設計結果，並在同類的產品中脫穎而出。

chip123

美國商業資訊2007年11月13日臺灣新竹及加利福尼亞州桑尼維爾消息——圖芯晶片技術公司（Vivante Corporation）和領先的系統晶片（SoC）設計代工公司創意電子公司（Global Unichip Corp.）（GUC；TW:3443）今天宣佈，創意電子公司已經為其系統晶片設計選擇了圖芯晶片技術公司的矽驗證可升級二維和三維圖形解決方案。這項協議使得創意電子公司可以在針對手機、低功耗計算、個人媒體及導航以及其他消費應用的消費系統晶片設計中使用圖芯晶片技術公司的移動視覺擬真（Mobile Visual Reality）(TM)解決方案，有了該解決方案，用戶就可以獲得與眾不同的視覺體驗。　

2 r- ^1 }, I" O創意電子公司總裁兼首席運營官Jim Lai說：“我們之所以決定與圖芯晶片技術公司在圖形技術上開展合作，是因為他們具備了交付在廣泛的消費應用領域�極具面積效率和能量效率的可升級解決方案的能力。作為一家領先的系統晶片設計代工公司，創意電子公司不斷尋求各種方法，把業已證明的與眾不同的技術帶給我們的客戶。”
# B% T! p) a/ ]9 r" `
圖芯晶片技術公司首席執行官Wei-Jin Dai說：“能夠與世界級的系統晶片設計代工公司創意電子公司合作，向創意電子公司的客戶交付二維和三維移動圖形加速解決方案，圖芯晶片技術公司感到非常自豪。移動視覺擬真技術將可以幫助創意電子公司要求十分嚴格的客戶提供採用從二維加速用戶介面到在手持設備上玩個人電腦品質遊戲的解決方案的產品。”

5 Q: g' C* q/ x% L- m. p關於圖芯晶片技術公司
7 `# C$ q  Y) c
圖芯晶片技術公司是一家私人擁有的圖形技術公司，公司面向手持設備市場，重點從事二維和三維移動視覺擬真(TM)技術的授權業務。圖芯晶片技術公司從基礎業務做起，一直到提供讓手持設備具備個人電腦和遊戲機同樣視覺擬真效果的技術，並且所要求的功耗和晶片尺寸更小，公司的宗旨是讓合作夥伴的移動產品獨樹一幟，具備個人電腦品質的視覺擬真效果。圖芯晶片技術公司的總部位於加利福尼亞州的桑尼維爾，公司在中國上海設有分公司。欲瞭解更多資訊，請訪問網站　http://www.vivantecorp.com　。

jiming

以CPF為基礎的低耗電解決方案 加速消費性產品的開發
" s( ~6 o: z, v) d8 f* D
! y5 w" y% E: X, c- kSoC設計服務廠商創意電子與Power Forward Initiative (PFI)表示，創意電子已經加入協會，將為其設計服務客戶提供Common Power Format (CPF)為基礎的低耗電設計流程。由於創意電子的加入讓PFI更添動力，PFI會員目前已達到24家。
# ^, |! ?+ y- c3 ]
0 B: p. b1 f* Y8 C" p7 v! p低耗電設計能力對創意電子客戶而言非常重要。創意電子設計服務副總經理謝紀強表示，創意電子所接的設計服務專案有絕大多數是消費性產品應用的相關設計，因此實現低耗電設計是非常重要。CPF提供客戶與創意電子之間明確溝通低耗電需求的機制，能夠為客戶提供高品質的低耗電設計成果。

Cadence益華電腦IC數位與Power Forward企業副總裁徐季平表示，期待具市場領導地位的創意電子加入PFI，協助促進電子業界低耗電設計流程的成功，對於半導體業界密切合作，發展低耗電技術、設計和量產解決方案而言非常重要。

, {0 f* Y, r- h0 t4 H) oCPF是Si2認可標準格式，在設計流程初期就訂定的低功耗技術的規範，使得低耗電的設計知識能夠在流程中分享和重複利用。Cadence低耗電解決方案是業界首創的完整流程，運用Si2標準的CPF來整合邏輯設計、驗證與設計實現。

jiming

SoC及ASIC設計服務廠商創意電子近日推出全方位SiP(System in Package；系統封裝)量產流程。此SiP量產流程提供客戶從KGD (Known Good Die)諮詢、SoC/SiP成本分析、SoC/封裝協同設計到測試解決方案等全方位的服務，是創意電子將SiP專案經驗整合成系列服務的第一步。新版的SiP量產流程更將RF和類比SiP技術整合入系列服務中，預計於今年底問世。

創意電子目前已出貨近千萬顆SiP晶片，應用領域包括Timing-Controller、手機、車用攝影機、行動電視、多媒體、網通產品等。創意電子的SiP量產流程將提供更具實力的SiP技術協助客戶以快速、低成本、低風險的開發方式，達到產品對大量內建記憶體的需求。
- x7 n6 T0 S1 u
隨著產業發展及消費者胃口的千變萬化，創意電子一直專注於提供彈性多元的解決方案，以SoC和SiP服務協助客戶面對競爭激烈的終端消費市場。創意電子提供的全方位設計服務，從設計初期所需的SoC開發平台(GPrimeTM 驗證平台)、IP的採購、整合、可製造性設計(DFM)、可測試性設計(DFT)、設計執行、到全球後勤及供應鏈管理等Turnkey服務，為客戶在開發複雜的深次微米及奈米級專案時提供One-Stop-Shopping的全方位解決方案，降低客戶開發成本、減低風險、提升效率、並加速產品的上市時程。

jiming

【新竹訊】整合式ASIC設計服務領導廠商 ─ 創意電子(Global Unichip Corp.)日前宣佈，該公司已經成功地在65奈米製程平台上，驗證先進的動態電壓與頻率調節技術(DVFS)，為其PowerMagic低功率設計服務更添一項新的利器。這一款先進的動態功率降低技術，是創意電子繼推出完整的漏電降低(Leakage Reduction)技術後，更進一步提供完整驗證過的低功率系統設計平台，讓行動裝置SOC廠商與複雜且高速的網路晶片客戶，能夠經由先進製程驗證過的低功率設計技術，掃除晶片設計的風險、並快速提供低功率產品到市場上。
- T! {, T% Y% C$ ]9 S
: t" a. T# Y- H5 H+ b" P- E　　創意電子的設計服務部門在先進65奈米與90奈米製程早已累積超過90件客戶量產及試產經驗。也因此很早便注意到客戶在這些先進製程上，常苦於如何降低晶片功率的挑戰。而早期相關的功率降低技術並不完整，實作上常只能滿足客戶部份的需求。同時也因相關設計及驗證技術，需要考量製程參數與整合系統軟體控制，從而增加了晶片整合的困難度。
; c: C/ q7 B4 g+ t  R- L
　　在本系統設計平台中，關鍵的低功率測試單晶片即整合了625MHz的高效能ARM1176核心、360MHz低功率DVFS ARM1176核心、智慧型功率控制模組、製程與溫度量測模組，及溫度二極體檢測器等關鍵元件。該晶片區分成6個電壓供應區塊(Voltage Domains)並支援8個功率模式，藉由內建的製程參數即時檢測、溫度檢測與各相關系統韌體(Firmware)的驅動，成功的在省電模式中降低超過80%ARM核心的動態操作功率(Dynamic Power)、以及在睡眠模式節省超過99%的靜態漏電功率(Static Leakage Power)。

　　創意電子同時表示，藉由本次低功率服務平台的驗證，該公司已取得了兩項關於低功率設計的專利技術，包括能夠協助客戶解決多重電壓供應區塊的起始程序，與相異電壓區塊之間的介面與隔離的自動化設計實作技術(Implementation Techniques)，透過完整的硬體及韌體的搭配，客戶可以直接在系統層面驗證並自行開發低功率模組，讓設計的流程變得更有效率。

jiming

有效驗證創意電子的SiP量產流程  協助客戶縮短上市時程
西元2009年3月23 日
8 |6 L) \0 M7 F
0 Q1 q; d' _8 z" W& V* N8 G5 x& r【新竹訊】 國內唯一專注於RFIC/SiP/SoC測試領域之專業測試服務公司全智科技(TW:3559)與SoC及ASIC設計服務領導廠商創意電子(TW:3443)今日宣佈，雙方合作開發之行動電視調諧器(Mobile TV Tuner) 的內崁射頻系統封裝積體電路(RF SiP)之量產測試解決方案已應用於客戶晶片量產。

全智科技為國內唯一具備獨立開發全方位射頻(RFIC/RF SiP/RF SoC)測試解決方案能力的廠商，全智科技總經理陳良波表示：「全智科技此次與創意電子合作開發的行動電視調諧器RF SiP量產測試解決方案，包含了RF KGD (Known Good Die)之量產測試與SiP量產測試，能有效地協助客戶提高最終的產品良率，並大幅降低SiP的製造成本。而RF SiP解決方案更能幫助客戶在RF SoC完成前縮短上市時程(time-to-market)與量產時程(time-to-volume)，並協助客戶即時獲利(time-to-profit)。」
1 \$ P# p( U' }+ e/ Q# h  m
「隨著智慧型手機的風行，晶片製程更加強調輕薄短小，以SiP技術為主的無線通訊IC已成時勢所趨。」創意電子總經理兼營運長賴俊豪指出：「基於滿足市場與客戶的需求，創意電子於2008年推出業界首創的SiP量產流程，提供客戶從KGD諮詢、SoC/SiP成本分析、SoC/封裝協同設計到測試解決方案等全方位的服務，而創意電子的SiP量產流程也將整合射頻(RF)和類比SiP技術，並納入服務中，此次與全智科技合作之計劃，已成功驗證創意電子的SiP量產流程之效能。」
9 b) O# j% ?0 k8 e( C
目前行動裝置與消費性電子產品內建的通訊功能包括無線區域網路(WLAN)、藍芽(Bluetooth)、FM收音機、行動電視(Mobile TV)、全球定位系統(GPS) 、WiMAX等，這些功能將進行多變化的整合，最後由手機大廠或IC設計公司針對終端用戶的需求，選擇系統產品的內建通訊模組功能。而以目前內建式通訊模組產品發展來看，近幾年新興起的SiP模組已開始獲得越來越多系統大廠採用，其中尤以手機與可攜式產品需求更甚。

然而，內崁射頻的系統封裝積體電路(RF SiP)將使IC的功能驗證、測試技術、量產過程等面臨極大挑戰，例如:射頻調變訊號的產生及校正技術之正確性、射頻編碼錯誤率(Bit Error Rate, BER)測試技術的開發、射頻誤差向量幅度(Error Vector Magnitude, EVM)測試之精確度、系統掃描測試技術、系統內建式自我測試技術、類比數位轉換測試技術(ADC/DAC)的成熟度等。就SiP的設計來看，封裝技術只是其中一環，它更面臨來自系統設計、SoC設計、SoC/Package協同設計以及可測試性等多方位的挑戰，必須要從系統裝置的角度來思考產品的開發設計，提供系統級的軟體平台支援，並且更須具備IC設計的研發實力，且擁有半導體封裝測試的專業知識及技術，如此才能真正提供系統裝置廠所需要的無線通訊SiP需求，兩家公司此次的合作成功地完成了此一巨大的挑戰，並為業界提供了一個有效的解決方案。

chip123

Cadence益華電腦低功耗解決方案雀屏中選納入創意電子(Global Unichip)的PowerMagicTM低功耗設計方法中
創意電子的PowerMagicTM 65奈米設計方法佐以一貫以CPF為基礎的Cadence益華電腦低功耗解決方案
( e$ I, t: I( n
3 i. G0 e( Z1 u% j6 q. Q0 @【新竹訊】2009年9月14日; 台灣新竹– 全球電子設計創新領導廠商Cadence益華電腦今天宣布，創意電子(Global Unichip Corporation，GUC)將以CPF為基礎的Cadence低功耗解決方案，整合至其PowerMagicTM設計方法中，協助客戶將複雜的低功耗ASIC設計實現最佳化。

創意電子在PowerMagicTM設計方法，針對ASIC設計驗證與實現，整合Cadence®低功耗解決方案 (包括Cadence Encounter® RTL Compiler、Encounter 數位設計實現系統(EDI)與Encounter Conformal® Low Power)，以及其內部自行開發的設計工具，開發出完整一貫流程的低功耗ASIC設計流程，包括先進的動態電壓頻率調整(dynamic voltage frequency scaling，DVFS)技術。而這關鍵技術能夠在同一晶片上實現多重可變電壓(voltages)的電壓區塊(power domain)，也能夠在無需顛峰效能時降低電路電壓。

7 E) O+ i" ]0 V  c3 `創意電子設計服務副總經理謝紀強表示：「經由我們的工程設計人員實際測試及實作，Cadence益華電腦低功耗解決方案足以順利完成65奈米製程、千萬電晶體的低功耗晶片設計最佳化，同時也正確地完成10個以上電壓區塊與50個電壓模式的設計及驗證。」「Cadence益華電腦低功耗解決方案和我們的PowerMagicTM設計方法相輔相乘，完美的整合讓低功耗設計實現與驗證更有效率，並協助ASIC設計工程師解決複雜的低功耗設計議題。」
. {3 [) y5 X+ O3 x( M( E
Cadence益華電腦低功耗解決方案從早期的設計規劃開始，涵蓋前端設計、合成與實體設計實現，提供設計到signoff的完整流程方法；在每個階段都能夠透過功耗估計與分析而實現一致性與收斂。除了設計實現之外，更佐以完整的靜態、動態與正規功耗驗證技術，以達成前後一致 (closed-loop)的驗證方法。這個完善整合、高度自動化、具備功耗意識的解決方案，不僅擁有業界頂尖設計服務支援，亦獲得以功耗為焦點的業界聯盟，如業界最大的功耗聯盟(Power Forward Initiative)與Si2低功耗聯盟等的支持。

  s: \! ?+ o* L/ |# M$ HCadence益華電腦數位設計實現研發資深副總裁徐季平表示：「創意電子在PowerMagicTM方法中納入Cadence益華電腦低功耗解決方案，讓設計團隊實現了絕佳生產力與品質躍升，也協助客戶提供卓越的低功耗設計能力。」「這個最佳拍檔一定能夠為創意電子的客戶創造最高的價值。」

chip123

【新竹訊】2009年9月21日; 加州聖荷西Atmel®(Nasdaq: ATML)與全球設計服務領導廠商創意電子今日宣布共同合作開發以Atmel ARM®-based的 AT91CAP為開發平台的可客製化微處理器SOC (系統單晶片, systems-on-chip)。根據合作協議，創意電子將會支援客戶轉譯他們的設計到CAP™上金屬可編程(metal-programmable)部分的邏輯網表(netlists)。在最終被送到Atmel做布局布線(place & route)和金屬編程(metal programming)之前，邏輯網表會預先在CAP 模擬板 (emulation board)上驗證。

; x, H8 v+ g9 |! f創意電子擷取其一年完成近一百個客戶專案的經驗，並將其轉化成最有效率的設計流程。經由與創意電子的合作，Atmel的CAP客戶將會得到最有效率的服務。
7 B3 K  s; w+ _& a% m! ~
Atmel的ASIC產品行銷處長Michel Le Lan表示：「創意電子身為專業的IC設計中心和矽智財(IP)提供者，我們非常歡迎他加入CAP這個大家庭。創意電子在ASIC與SOC設計領域的深度和廣度，以其在全球及中國大陸的能見度，將能強化我們在這個戰略性地區的穿透力，進而開發新的CAP客戶。」

! |  q. s4 [! o. Y( M「做為無晶圓ASIC設計的領導廠商，創意電子總是盡力達成客戶在價格、高品質、和產品上市速度的迫切需求。Atmel的CAP系列產品能針對在產品生命週期中總用量較小的應用以較低的NRE費用滿足了客戶降低風險、加速產品上市的需求。CAP客製化微處理器對於我們原有的標準單元(cell-based) ASIC，是一個絕佳的互補解決方案。」創意電子市場處處長黃克勤表示。

ranica

(2012 年6月26日，新竹訊)彈性客製化IC領導廠商(The Flexible ASIC LeaderTM)創意電子(Global Unichip Corp.，GUC)今天宣布，該公司已成功開發第二代10GBase-KR多標準序列/解序列轉換器IP (10GBase-KR Multi-Standard SerDes IP, MSKR SerDes)，通過矽晶驗證(silicon-proven)並開始提供給客戶，進行設計。
3 b% _! N) u5 V1 D
GUC的MSKR SerDes滿足當今要求最嚴苛的高階網路與運算需求，傳輸速度從1.25Gb/s 到高達12.5Gb/s；支援多重傳輸標準，包括10GBase-KR、XFI、CEI-11G/6G、XAUI、RXAUI與1 GbE。

GUC的MSKR SerDes IP 是使用台積公司的40nm CMOS技術所設計，達到了業界頂尖的抖動產生量(jitter generation) (< 400fs)與抖動容忍度(jitter tolerance) (> 0.75UI)效能。MSKR SerDes IP在其收發模組(transmitter and receiver)上配備先進而且全自動的等化機制，能夠在傳統背板通道(backplane channels)上執行穩定且可靠的資料傳輸。

ranica

MSKR SerDes IP經過驗證，其通道損失(channel loss)的容忍度比IEEE的10GBase-KR標準(802.3AP)規定更高3dB。這個IP 具備廣泛的可測性功能(testability features)，包括接收器眼圖監測器(receiver eye monitor)與虛擬隨機位元產生器/檢查器(Pseudo Random Bits Generator/Checker)，以方便量產測試和線上診斷(in-system diagnostics)。
5 w0 Z. C& @. ]
$ l* n, u) m1 N6 G6 Z' y  c「MKSR SerDes IP 的加入，對於高階運算與網路應用而言，非常重要。」GUC研發處資深處長徐仁泰博士表示：「其抖動效能堪稱市場上的佼佼者，也是GUC追求技術卓越的鐵證。對於不論是升級現有產品系列以追求更高資料頻寬，或是尋求10Gb/s 以上高資料傳輸率解決方案的設計人員而言，GUC MSKR SerDes IP的出現，別具重要性。」
! }& [; D; U  g5 |9 ^0 s
GUC目前已開始提供晶片樣本與評估軟體。
: f: Y8 t1 x9 Y" q0 o
" Z$ A3 s! I. C; I8 n  YMSKR SerDes IP是GUC廣泛的高效能SerDes IP 陣容的最新成員，這個陣容也涵蓋了PCI Express 2.0、PCI Express 3.0、USB 3.0 與SATA3/SAS2。GUC也提供其他高品質混合訊號IP，包括Double Data Rate (DDR) SRAM 介面、時鐘電路和高效能資料轉換器。

innoing123

彈性客製化IC領導廠商加入業界頂尖IP入口網站陣容，使整個生態系統益形茁壯
' ~; V0 [1 ^- _: D% Z
2012年9月xx日加州聖荷西 – 全世界最大的線上IP倉儲ChipEstimate.com今天宣布，彈性客製化IC領導廠商(Flexible ASIC LeaderTM)創意電子(Global Unichip Corporation，GUC)已經簽約，成為該入口網站的最新夥伴。GUC創意電子加入ChipEstimate，除了善加利用廣大的IP陣容之外，還要為不斷成長的系統、IDM與無晶圓廠IC設計業者市場開發客製化ASICs。
4 k$ U, D$ ^; p  x( }+ X( T' G
( y: Y7 C6 I. H1 e+ D( P! X' Y3 z) AChipEstimate.com代管來自全球2百多家供應商與頂尖晶圓廠的9千多件IP。這個入口網站是工程團隊的終極目標，能夠學習和探索最新IP設計與驗證，融入自己的新一代晶片設計中。

「ChipEstimate.com的使命與半導體公司實現更上層樓創新所需彈性非常吻合。」創意電子資深副總裁James Cheng表示：「在GUC創意電子，IP就是我們重要的彈性客製化IC服務之一。我們創造IP，因為IP是開發能夠帶動當代創新的客製化ASICS的關鍵元件。」
) O/ R$ o; ?: e+ c' Q9 m) A" `在彈性客製化IC (Flexible ASICTM)業務模型之下，GUC創意電子可從設計鏈的幾乎任何一點，為市場提供客製化ASIC產品。GUC創意電子是專職的ASIC公司，沒有晶圓廠或工具技術等自己的產品或硬資產的負擔，能夠使設計藩籬減到最小並加速即時量產。

「GUC創意電子是彈性客製化IC公司，客戶們將IC裝置運用於劃時代的運算、通訊與消費性應用。」ChipEstimate.com常務董事Sean O'Kane表示：「創意電子加入頂尖IP供應商、晶圓廠和其他公司的堅強陣容，能夠提供卓越品質的IP，實現各式各樣全新世代的設計。」
1 L% ?- d" o! P5 f, r- t
關於ChipEstimate.com
ChipEstimate.com晶片規劃入口網站是一個完整的生態系，涵蓋來自全球2百多家最大的供應商與晶圓廠的9千多件IP。這些公司全都分享幫助全球電子設計社群實現更高獲利與成功的共同願景。截至目前為止，全球各地35,000多名使用者加入了ChipEstimate.com社群，總共執行了15萬次以上的晶片模擬。

pompom7788

感謝大大分享的資訊

3Q

globe0968

創意電子推出28nm DDR3-2133/LPDDR2 複合式 IP 以精巧面積呈現高頻寬功能  

2012年11月28日台灣新竹  –  彈性客製化IC領導廠商(Flexible ASIC Leader TM )創意電子今天宣布，在廣泛的28nm晶片驗證IP 陣容中新增DDR3-2133/LPDDR2複合PHY與Controller IP。
* \. s8 T+ I) w! }8 y
5 d( m+ z: E4 T$ E$ v全新的複合式IP使用台積公司的28nm HPM製 程，提 供PHY、控制器與DDR系統完整的解決方案。新的IP 面積比功能類似的40nm IP 更小20%，最適用於需要高頻寬DDR3-2133，並且以台積公司的28HPM先進製程技術為目標的設計。
8 a- I6 V; L' v
「考慮到昂貴的28nm開發成本，設計人員無不尋求任何一個可能性，將更多功能塞進最小的面積裡。」創意電子總經理賴俊豪表示：「這個全新的PHY與控制器複合式IP 不但滿足上述需求，也同時讓您能夠使用台積公司最先進的製程技術。」

: J" I6 S; [& ^/ B: u) q6 D* q提供彈性客製化IC服務(Flexible ASIC Services)的關鍵在於能否提供SoC整合。特別是對於開發65nm以下先進技術晶片的設計人員，不但可以取得創意電子卓越的高效能自有與第三方IP 陣容，現在更擴及於全新的28nm DDR3-2133/LPDDR2複合式IP。

+ a$ Y- J, q" G  N3 a創意電子自有IP 涵蓋高速SerDes、DDR、資料轉換器、JPEG 及 NAND快閃記憶體控制器。創意電子IP 結合了絕佳彈性與世界級效能，能夠實現高價值和高效能SoC。現成IP 無法滿足客戶需求時，創意電子就會進行積體電路的客製化，以滿足功能、功耗與面積的要求。

amatom

PLDA與GUC宣布業界首度成功的PCIe Gen 3 Controller 與PHY，結合TSMC的28nm HPM製程技術 
" P0 L4 l7 v  w' O- }" j# ? 
+ E: B! n! H! C, Y1 w( H# A* E: yPLDA XpressRICH3 PCIe 控制器與 GUC PHY 結合，提供完善的 PCIe Gen 3 SoC 解決方案  
 
加州聖荷西 (2012年12月3日) — PCI Express® IP 解決方案業界領導者PLDA與彈性客製化IC領導廠商(Flexible ASIC LeaderTM)創意電子(GUC)於今天連袂宣布，業界首度於台積公司28nm HPM (高效能行動)製程上結合PCIe Gen 3 Controller IP 與PHY IP 解決方案的晶片測試成功。複合的PCIe 3.0 Controller/PHY 解決方案已經在初步生產階段，並且融入展示電路板中。

 TSMC 28nm HPM製程提供明顯提高的速度、高達40%的更低功耗與更佳的閘道密度，遠勝過40nm製程，而且已經為滿足高效能行動裝置的需求而最佳化。能夠輕鬆地整合完善的PCIe Gen 3解決方案到最終產品中，對新一代行動裝置的開發人員而言，堪稱為重大的里程碑。 
 
/ L- i/ f2 Q; d) vPLDA XpressRICH3 IP是高效能、低延遲、高度可配置性PCI Express終端、根連接埠和交換器IP，遵循PCI Express rev.3.0規格。在XpressRICH3‐AXI版本也備有業界標準的AMBA AXI4介面。  
 
* _1 Q! h: \5 k* T  a7 N, P! n創意電子的PCIe Gen 3 PHY 專為網路架構與高階運算SoC 而精心設計。在創意電子驗證有效的高速SERDES 技術的基礎之上，PCIe Gen 3 PHY的效能超越PCI Express Base Specification rev.3.0，而且已經證實具備對任何連結/通道(link/lane)組態的高度順應能力。

amatom

PLDA技術長Stephane Hauradou表示：「PLDA的XpressRICH3IP超越最頂尖前輩PLDA PCI Express介面IP的架構與可靠性，並提供駕馭HPM所提供優勢的必要效能與配置能力，同時提升全球客戶的設計流程。」 
% z/ s2 L* b$ N 
「GUC PHY支援PCI Express 通訊協定與訊號，滿足處理高階運算與網路架構應用的設計人員的需求。」創意電子研發中心主任處長徐仁泰博士表示：「低功耗與業界頂尖的精巧體積提供了革命性28nm HPM製程所需的最先進彈性。」
 
供貨情報 
 PLDA XpressRICH3 IP 現在正由PLDA供貨中。PHY IP 現由GUC創意電子供貨中。
+ T! }; X! F9 ~/ L2 X 
備有單一晶片評估版含PLDA的PCIe 3.0 Controller 與GUC創意電子的PCIe 3.0 PHY組合以供批評指教。若要索取評估版，請上網http://www.plda.com/request_ip.php 逕洽PLDA。 
" ^: N8 y6 A/ s4 Z3 P: O0 T$ F& k 
; P* @9 w% m' J. |# _關於PLDA 
PLDA設計和銷售FPGA與系統晶片(System‐on‐Chip，SoC)智慧財產(IP)核心，致力於為嵌入式電子設計人員縮短上市前置時間。PLDA專精於PCIe 和乙太網路等高速介面通訊協定與技術。 PLDA IP 核心搭配全套工具，包括FPGA原型卡、驅動程式與APIs、testbenches 以及全球支援與銷售部門所提供的優勢，為全球2,000多家ASIC客戶提供服務。 PLDA是全球企業，辦公室遍及北美國(加州聖荷西)與歐洲(法國、義大利)。有關詳情請上網查詢：www.plda.com。