如何實現layout

deg326

請問一下在.35um的p-sub製程中，如何將nmos的body和source接一起，而不接地?

man52013142002

沒辦法吧
8 Z! T/ u5 B) ?! ]$ _2 I1 g# _
不是違法電性

我是這麼認為啦
& ^; w) E, m+ j% Z' [2 j! G1 n
. M7 I( e* d* d& c; ?可能有錯誤=.=+

yalon

Dear deg326 :
你要把 nmos 的 pwell 跟 P-sub 隔開,
2 t% q# m! z3 G! n! e% Q/ H. j Process 上你就須要有 Deep-nwell 這一道製程 (dnwell).

如果沒有 整個 nmos 的 buck 是跟 substrate 是連在一起的ㄛ.
7 h9 x, U, \! e; F* [6 n9 ?% Z. _
, l4 P' S# G2 T; u9 z共勉.

deg326

感謝各位大大的回答，小弟要的答案已找到= =+ 。
: |  f( h! R% T在我使用的製程中，不是twin well，也就是說沒有dnwell，所以只好改變接法了。

skeepy

很多製程不是都有ISO NMOS提供給使用，
這樣NMOS的S%B就可以不用接GND。

deg326

小弟剛找了一下
lvs檔中並無iso
不過還是感謝大大提供這訊息
/ u& C+ C1 t/ O! E至少以後要這樣做的話
, B9 U$ m# E5 [; ^/ m可以有個概念