Layout about Transmission Gate

w765432001

我是初學者，最近在畫一個開關的layout
" g9 r0 d3 e7 I' ~如下圖

$ V9 ~7 ?9 h4 k$ \, d* r這是一個transmission gate，
不過pmos跟nmos的drain跟source都是接在一起，
1 H& \( E: `1 r( c/ Y9 r  i" W而gate端是輸入CLK訊號
7 r& k* @( O& E  X; n9 r* T而pmos的body端是接到vdd，nmos的body端是接到gnd
不過以前通常source跟body端都會接在一起
layout時body端可能就做在vdd跟gnd上面
; p1 h. q& S/ \/ G7 |: v那現在source跟body是分開的
我body部分要做在哪邊才對呢？

希望有了解的人能提供意見
) Y9 D6 Z' B% X感謝

CM168899

N-Well製程  pmos 的 body 就是 用 n+ 接 VDD, nmos 的 body 就是用 p+接 GND.

" f0 n& Y6 O6 e) t$ M% C& c4 Vtransmission gate PNmos  S/D 兩端相接,  gate端是輸入CLK訊號

* P6 ~0 Y1 a4 A, \! d3 @2 Q) D3 ]這樣就OK啦

motofatfat

N_WELL P_SUB 製程
" D% T: |! y; v  U; fPMOS ㄉ body 在 NWELL 中
  x; p! l; S" S( Pn+ diff
3 z5 E- J8 b9 H
: U0 x& i6 x. G$ @& C" ~( ^NMOS ㄉ body 在 P_sub 中
1 \& m4 ]# Z, S5 z1 W$ Vp+ diff
由於整各晶圓都是 P_sub 只要在
- E9 ^1 p. L8 [3 r6 v. u+ N% c非 N_WELL 中 ㄉ p+ diff 都是
/ {! o1 a+ k6 r通常 design rule 要求要在20um
內.有機會加強製程方面