|
電子時報 作者:唐鴻' f& r! _( ?6 M# t+ | m) B3 ]
& z8 U6 D5 e/ v: R& w# a
IC製程不斷演進,使得系統單晶片(SoC)成為趨勢。而SoC複雜度隨著摩爾定律(Moore’s Law)以加倍態勢成長,IC設計所面臨的難度日益增加。另外,由於競爭越來越激烈、產品價格不斷壓低,產品生命週期縮短,許多IC設計公司已經開始深刻感受到市場的嚴峻挑戰,其中CPU核心就佔有相當關鍵的地位…8 g0 Y/ A& `: [" v* _
: v8 a& M/ J5 e8 o/ f3 qSoC就是系統晶片(System-on-Chip),簡言之,就是至少包含32位元嵌入式微處理器的複雜晶片。SoC如果用模組化方式呈現,通常包含了處理器(CPU)、系統匯流排(System bus)、特殊硬體加速器、數位或類比週邊、作業系統及相關應用軟體。許多IC設計公司為縮短開發時程,降低研發成本及風險,便採用委外方式取得SoC關鍵技術。
. M$ t# k @9 j% u
8 n/ _4 j8 a: U; d3 a最明顯的例子便是SoC中最複雜、也最重要的CPU核心,而智財授權(IP Licensing)商業模式便因此產生。MIPS和ARM分別於1980及1990年代成立,開始CPU IP授權的商業模式,如今這2家公司已是全球前2大智財授權公司,而這樣的商業模式確實為IC設計公司帶來了許多好處,它代表半導體產業進一步分工,許多IC設計公司開始大量運用已驗証過的模組,加速導入新技術,產品推陳出新腳步不斷加快,開發成本卻因此降低,開發時程也大幅縮短。2 M3 h" u% |& A/ w0 J+ p: c5 J
; J, @: e2 j( E) B6 [$ b5 {
這種模式,更進一步發展出另1個趨勢,也就是平台式設計(Platform-based design)方式。藉由成熟平台,SoC設計似乎變得簡單了。但是這趨勢未必是正向發展。許多公司開始發現,採平台式設計方式大部份技術都來自第三方提供,雖成熟平台可有效降低研發成本及風險,但也讓公司遠離創新之路,產品規格與競爭者大同小異,為維持競爭力,許多公司只好不斷往降低成本思考、甚至犧牲毛利,以爭取生存空間。在這種環境下思考產品的差異化(differentiation),便成了每個產品規劃者與研發工程師最重要的課題。
/ \# L7 z7 h5 f4 P! J) }' b4 }$ G. w
SoC設計關卡 CPU IP設計是關鍵
& c3 s1 b& k& X1 p: x
: d) |/ X/ K. b# Y) s0 v, x- s台灣的矽智財(Silicon IP)技術發展,一直是整個半導體產業最弱的一環,很少有公司在這個領域耕耘。Silicon IP範圍小從cell libraries、嵌入式記憶體,大至嵌入式處理器、影像編/解碼器、平台…等;在嵌入式相關軟體方面,則包括音訊/影音(audio/voice)編/解碼器、作業系統、中介軟體、開發工具,其實相當重要。6 Z: Q+ D' q) x
1 k: |1 X2 x" G' I! d( m2 S* s& V台灣無晶圓IC設計公司數目在全世界僅次於矽谷,也擁有世界一流的晶圓代工廠,伴隨而來則是強大的設計服務產業。這是因為業者與晶圓代工廠有密切合作關係。不過仔細觀察,台灣幾乎沒有專注於Silicon IP領域的公司,只有少數從事嵌入式相關軟體開發,這是因為小型無晶圓IC設計公司無法承擔昂貴後端設計工具與人力成本。
" y% {# u: f' k) S' j( V6 S W, n4 h. Y1 ]3 f
美國前10大無晶圓廠IC設計公司,各自皆大都擁有強大的處理器設計團隊,矽谷的新設公司也常是依藉先進處理器架構,成就產品創新地位。以CPU IP為例,目前都是由國外公司主導,而台灣的CPU發展,過去停留在學術性計劃,直到2005年3月晶心科技成立,台灣才有第1家以IP授權為主要商業模式,提供原創性CPU技術的公司。' ], |, z, l: z) o0 m( `# O( y0 p. j
- u; e q% A9 g3 A0 L4 D) H1 p5 v台廠CPU IP授權技術 考驗真實軟/硬實力
) M0 {2 w5 o5 f) a( k4 c# y1 I
i# f) }* A( j- L# u2 O' S) H `過去台廠幾乎沒有IP授權公司,顯示此領域的難度,何況是核心的CPU技術。晶心科技成為台廠獨特的IP授權者,主要依靠下列幾項優勢:" k9 T8 Q* u) ]3 A9 O$ J6 Z
; R; V3 T, `0 w4 [& E
1、核心技術:: Z5 I) D2 w9 e3 W5 ^/ W8 ^" A9 G
不同於絕大多數的SoC公司,晶心科技擁有自行開發的CPU架構。這包括16bit/32bit混合指令集(instruction set)及系統支援(system support)。在此架構基礎,晶心或被授權客戶可依應用需求增加新指令集及系統支援。, H' V: p/ `. a
C" f, ?" d1 J. f' g: y0 k6 w仔細分析,晶心科技核心技術是以包括下列6大項為基礎的整合性解決方案:
f. _# v) s$ y) s: j) K. `" V6 ^8 P* g: ^; y6 c$ S$ z
(1)AndeStar:自行研發(專利申請中)16/32位元混合指令集(ISA)。
8 o3 @1 A% N; W0 W: Z, U# L(2)AndesCore:可組態CPU核心家族系列;晶心已開發出N12、N10及N9系列,涵蓋高階中段到低階SoC應用。* D5 E5 M) \5 B7 Q. o$ d q
(3)AndeShape:幫助SoC快速開發的評估板…等硬體開發環境;目前已有基於platform SoC的ADP-AG101、基於FPGA的ADP-XC5。- f$ _3 K/ q0 C) \: j) g- G) v
(4)AndeSight:整合的軟體開發環境;用來幫助軟/硬體開發、除錯及最佳化工具。6 G9 `) m5 A8 s5 A. j0 G- e# R. g
(5)AndESLive:電子系統層級(ESL;electronic system level)之整合虛擬環境;用來評估硬體架構,以及可在沒有硬體之下讓軟體開始開發,即所謂軟硬體協同設計 (hardware/software codesign)。
9 \/ _' }7 s' `(6)AndeSoft:在AndesCores執行的優化目標軟體 (optimized target software),包括系統軟體(如作業系統)、驅動程式及中介軟體等。
0 Q: r, E7 g( a6 B& y
/ w( C5 P' R9 i% \1 [根據此架構,晶心設計出一系列可組態的處理器核心。其核心尺寸的範圍可從40K到300K gates,而速度可達到150MHz~600MHz,提供廣泛的嵌入系統中不同層次的效能需求。此外也提供成本效益級(cost effective式)的解決方案,並有完整的軟體開發環境、彈性的硬體評估平台,能充分縮短客戶產品切入市場的時間。而晶心團隊SoC設計經驗將可協助客戶在應用上找到最佳SoC架構。
+ P0 k' n2 E; l. w0 s& m5 l4 Z* I& r3 \1 e' n# T
3、應用目標:晶心多樣化的processor cores涵蓋廣泛應用領域。從8-bit/16-bit CPU的應用升級的產品如MCU、toys、SSD、車用電子等,到消費性產品如數位相框、MP3 players、PMP、GPS、Game Consoles等,網通產品如Wireless AP、Gateway/Routers、Networked Storage,以及多媒體產品如DVD、Set-top-box、Digital TV、Home Entertainment Center。, Q' y1 W0 u$ w( A& i0 W. _
8 i7 m" V" s, Z' [# h4 s9 ?嵌入式CPU需彈性客製化 支援能力成IP授權者勝負關鍵
# u' `& E$ `; I( S# g Q
e$ X7 M# d( f8 I! W在目前的SoC化發展趨勢中,許多IC設計公司已經跳脫傳統思維,不再把CPU IP當成一個黑盒子(black box)使用,廠商希望CPU IP具備可客製化的彈性,可以讓他們根據不同應用的特性,調整CPU的架構並藉此創造產品的差異化。& @+ j# H) r. \1 Z+ `' c
. t$ A7 k' ~ `. m
因此,嵌入式CPU最好從一開始便以可組態(Configurable)功能為訴求,主要便是著眼於設計者選擇CPU IP時,並非一味追求最佳化性能(Performance),在很多應用中,性能、功耗、及成本的平衡,才是設計最終目標,也惟有透過CPU可組態的特性,設計者才能很方便的根據市場分析的資訊,調整產品性能、功耗、成本間的取捨(trade-offs),使產品價值最大化。: x& p0 ?5 e& h( M. B
晶心科技從2007年10月到2008年8月,陸續推出N12、N10、及N9 CPU核心系列,大致完成產品高、中、低階布局。Andes Core基本設計理念在於追求最高效能(efficiency)。所謂的效能,指的是性能(performance)、功耗(power)、及成本(cost)平衡。
4 x' l* O* x6 a; f' n9 ]5 Y7 u( [
因此Andes Core設計,只有最常被使用的功能才會出現在基線架構(baseline architecture)中,其他功能則是以可組態模組呈現,客戶可依照應用不同,將需求功能於設計時選入,並利用晶心科技提供的開發工具分析不同組態對性能及成本的影響,以決定該組態是否以最低成本實踐產品規格。% d- r+ ?1 Y- e# s, k
. h* z7 [( j# H/ H0 pCPU IP落實於產品設計 了解實務需求才能成功& a- G( `" c& K2 F. d. d$ Z$ I
1 ^/ F3 u% ^/ ?/ G* [) \以MCU應用為例,目前很多公司仍使用8位元處理器,主要原因便是成本考量。但由於消費性產品演進,許多公司開始思考升級到32位元處理器。在這特別強調「升級」,是因為8位元處理器有它不可取代的市場及優點,不過IC設計公司使用32位元處理器必定有其技術上不得不然的因素,這些因性包括了:
/ M8 ~+ V1 A1 H& F( O# k
' }% L1 ?2 S; g: x5 C1、對I/O bandwidth及記憶體容量需求急速增加,以固態硬碟(SSD)應用為例,許多低階產品其控制器依舊採8位元處理器。但許多IC設計公司開始意識到8位元處理器的設計瓶頸,為大幅突破資料讀取速度及記憶容量門檻,採32位元處理器便成為勢在必行。
) ~' `3 z7 |( B& k, k, @2、整合功能成為消費性電子產品趨勢:越來越多消費性電子已整合多媒體功能,其使用者介面(User interface)益形精緻、複雜。很快的,家電將整合上網及智慧型監控功能。面對這個趨勢發展,很多IC設計公司已經意識到只有32位元處理器才能提供足夠性能與彈性,滿足消費性電子產品的強大功能需求。
: k. m" `: P1 |; I5 S0 s; Y2 {/ M: y
9 j; k. j U# v# K/ Q2 o然而IC設計公司思考8位元至32位元升級時,成本仍然是1項重要因素,因為消費性電子市場特性就是如此。檢視前述架構,N9系列CPU核心IP,便是瞄準MCU市場中32位元應用。N9 CPU核心若以0.13微米製程,頻率可達150MHz,CPU核心面積僅0.4mm2,功耗小於0.038mW/MHz,相較於一般8位元處理器,晶片大小(die size)與功耗增加並不多,卻能夠提高4倍運算能力,非常適合高速I/O控制或網路型家電應用。
# o* k" a% a6 y% m) k: M' V/ h# t- y: S% |7 c3 M8 k1 n& G& [
同時透過N9 CPU核心可組態特性,設計者可用產品線概念規劃一系列不同特性(feature)產品,區分出不同應用在價格及產品規格差異,將利潤最大化。同時Andes Core具備指令集可延伸(extendable instruction set)特性,例如,在多媒體應用中,設計者可選用晶心科技開發的audio extension,以最經濟、最省電的方式提供如MP3播放功能,例如audio extension包含40個以上指令,這些指令集延伸是以可組態方式呈現,Andes Core在使用不超過15MHz頻寬的條件下,便可順暢播放一般MP3歌曲。, o' L" Q2 I3 l d( F& T4 q/ |* N
( ^0 m; I! [ P" | TCPU只有硬體架構不夠 開發工具需到位: ]) K- Q" M ^6 w
3 j1 P2 F3 E* N/ i! K除CPU架構及性能,另1個評估CPU IP的重點便是開發工具。相較於8位元方案,32位元應用的1個明顯特色是軟體複雜度。以上網型產品為例,CPU除扮演控制器角色,還需同時處理網路協定及透過網路所傳輸的資料,不同的應用軟體通常需要1個嵌入式作業系統擔任管理角色,協助CPU有效執行多重任務(multi-tasking)。
$ W0 v# h9 H, C4 }8 @' k6 g" S
6 c/ B" z, M/ a }$ u8 h' Y8 t當軟體架構越來越複雜時,CPU所提供的工具鏈(tool chain),如compiler、assembler、debugger、及分析CPU執行效率與每個執行緒(thread)行為的相關工具就變得非常重要,也是終端設計者評估CPU IP優劣時,相當重要的參考依據。
9 x0 H' c/ h$ G) y' ]2 @0 s E+ v& k V& H. C3 N' @" A+ [
晶心科技開發環境命名為AndeSight,採用Eclipse-based IDE介面,整合GNU-based工具鏈,分析CPU效能的量測工具(profiler),及模擬CPU及SoC行為的電子系統層級(ESL)模擬器AndESLive,能夠讓軟/硬體工程師在SoC計劃初期,藉由分析不同CPU組態及SoC架構對系統性能的影響,著手系統設計最佳化工作,實現軟/硬體同步開發縮短整合時間、提高產品研發成功率,掌握SoC計劃中Time-to-Market及成本2大關鍵。, j0 d' o/ ?" b; L2 U) l
! P* P! I0 I3 p8 U0 U
CPU IP應用領域多無法兼顧 朝垂直整合策略發展為優先# y/ X- h7 \& e1 X2 \' v! s
5 Z0 L8 C0 g7 W) S/ }& f! A, g& _
探究晶心在CPU IP解決方案的競爭者,競爭對手均來自海外處理器矽智財供應商;ARM居於首位,其次是MIPS及ARC,就另一方面而言,這些競爭者的合作夥伴,也會是晶心的合作夥伴。% b: ?% `5 O3 x0 w& T
8 |6 g9 }+ \& Q. w( M9 F2 q1 K& l5 O
不過就產業面觀察,晶心科技目前的規模不可能包山包海什麼都做。必定會選定幾個應用領域,朝垂直整合策略發展,推出具高度彈性及競爭力的平台式SoC解決方案。
7 `1 [8 {2 R" c' }: z
+ |7 O" f( ?- w' {7 E目前晶心科技鎖定2個主要應用為Internet-Enabled MCU及行動運算平台(Mobile Computing Platform)。在Internet-Enabled MCU應用方面,將以N9為基礎,選用小型real-time OS(RTOS)架構軟體平台,結合合作夥伴技術,開發網路相關特殊應用軟體。同時也會利用指令集延伸優勢,開發高效能音訊解壓縮應用程式,並進一步開發高度整合的網路平台,鎖定的應用便是像網路型數位相框或是上網型家電之類的產品。# R5 x4 t9 O+ d. R3 ^# f* B% R
$ m: e8 N% P3 `8 C在行動運算平台應用方面,晶心將推出雙核心SoC平台,整合2個具備浮點運算處理單元(Floating Point Unit)的N12核心,透過軟體協助方式提升平行運算能力。Multi-core架構是High performance CPU趨勢,晶心科技會持續朝此方向發展,提升整體技術能力。9 N8 z. K- H# ]
& P* }( A9 O Q$ a: r) U, ~另外,晶心科技已經開始著手布局先進省電技術,於今年底提出電源管理(power management)解決方案,透過此技術可大幅降低SoC功耗,解決高階行動運算裝置電池壽命問題。結合N12雙核心及先進電源管理技術,瞄準的應用便是像Ultra Mobile PC(UMPC)或Mobile Internet Device(MID)概念產品。目前以雙核心架構開發1個Linux-based示範性平台(reference platform),整合晶心科技本身或是合作夥伴開發的多媒體及網路技術及軟體,提供完整網路多媒體解方案。
0 L1 J+ U6 {, M6 J: o: |- O" @在SoC軟/硬體開發過程,選擇CPU也間接選擇SoC架構的彈性、開發工具、及目標軟體。晶心優勢在於在其選擇從事的領域中,能提供優越、彈性、較完整的產品線。舉例來說,晶心科技CPU涵蓋高、中、低階,能使產品設計具差異化概念,客戶更能找到合乎價格/效能比取捨(cost/performance tradeoff)的方案,提高客戶產品價值,延長產品生命週期。彈性軟體開發環境可幫助客戶縮短time to market,降低SoC設計風險、也降低開發成本。 |
|