請問一下關於T18製程的問題

Che123

現在的進度到晶片Layout(包含IO PAD)，已經通過DRC和LVS，還用gds檔跑LPE產生的netlist檔進行post-simulation，可是在post-simulation時netlist檔中有用到rnwsti，也匯入相應的model了，但在rnwsti那行有error，寫信去問cic的客服，cic客服給了我回覆叫我把下列東西匯入即可請將該元件資料庫匯入其NETLIST檔中。

. A4 D: }- n7 c4 y# O.lib "rf018.l" dio3

4 k; b; A  y* ^, K  T.lib "rf018.l" dio_dnw

.lib "rf018.l" dio
0 ]% ]: m: J! T5 `% o( F
; a1 `9 N1 w; e6 s.lib "rf018.l" tt_rfres_sa
0 I2 R0 L. F' ]3 u. T0 D& R
- B3 A" C. e+ ^3 R.lib "rf018.l" tt_rfmvar
. h8 v  a- A& ^
% c3 e9 A6 T. U6 S7 g; R7 O( i# B0 }.lib "rf018.l" tt_rfind
7 q. y( ?4 a0 Y# Q
  K, R0 @' Q' Y+ h, z+ i3 O.lib "rf018.l" tt_rtmom

5 t& U# F: Z  N  A, w, U.lib "rf018.l" tt_bbmvar

.lib "rf018.l" tt

.lib "rf018.l" tt_rfesd
5 D- ~2 E* w3 M4 V9 E- x  e5 D- v
.lib "rf018.l" tt_mim
; z: i. n: T) P5 j7 W1 n
$ B0 N' X+ {7 g4 d3 s.lib "rf018.l" tt_rfrtmom
: o$ z+ T# I+ }- \
( z4 H# C) ]& z2 t! {.lib "rf018.l" tt_rfres_hri
+ S+ R( S5 B  {1 v4 {
+ S5 a( H7 K$ V. l! m5 `" B$ d& y* q.lib "rf018.l" tt_rfres_rpo

) \5 F! U4 w9 _1 U: Q* Y) Q* ?" ^( _.lib "rf018.l" tt_3vna

2 G4 m* U# B4 t2 S& T8 B4 p.lib "rf018.l" tt_m
! n8 p& ?0 Y% X: o) U7 {& {
$ c/ x  u$ K8 ]& m$ g: b.lib "rf018.l" tt_3m
' y2 a8 J5 l8 c& J- P; f
.lib "rf018.l" tt_rfmos

6 a7 B% ^9 @! _. W  x/ J.lib "rf018.l" tt_rfmim

9 m; |5 o1 S$ ?) A; A$ `+ }.lib "rf018.l" tt_rfjvar
. C" }' [' Q) u
.lib "rf018.l" tt_res
- i4 k! `: d8 U, C" m9 @
$ N* O% ~0 h4 H3 a3 c' ].lib "rf018.l" tt_bip3
: S- e! P2 R+ r" C* k* d; O( I9 s
6 F4 U; F1 Y1 }; Z  q6 Y.lib "rf018.l" tt_bip

2 w5 k; m+ w' [# n.lib "rf018.l" tt_rfsbd

.lib "rf018.l" tt_3v

4 W* M6 K  d  U" Z& A.lib "rf018.l" tt_rfmos33
5 U2 }/ k2 f! E: T: m/ d
.lib "rf018.l" tt_na

.lib "ResModel.spi" res_t
; Z9 j: ]0 W3 c& h7 K8 Z
% \7 t* j7 |9 s/ t$ U" }0 B但是匯入後也還是有一樣的error，想請問以下的error是什麼原因？
6 K& h9 u' A% Q( q3 a* w* @; y
**error** (rf018.1). lib entry "tt_3vrnwsti" cannot be found
  T) P1 T3 ~8 J* p& ~( u6 B  ]3 H4 p