How-to Migrate from DDR2 to DDR3 Design Considerations

Web

Maximize Performance!?
0 U6 i8 H6 O4 S# e( n& xWhat makes a good memory controller?
2 M( F& D7 E! E. B3 }4 k$ s
# ~* U8 t% _" G$ n& }& iSpeaker: Willy Huang, Director of AP Sales, Denali Software1,42p, 486KB

Databahn Memory Controller Overview
& }& w/ D5 Z) V9 V3 B# Y– Capability, Configurability and Interfacing
% p" J* h, Z2 t3 I3 z1 sHard PHY Overview
2 W1 r3 F" ^! u: O# IRoadmaps and Conclusion
( g3 R4 m( G! \3 ?- b

遊客，如果您要查看本帖隱藏內容請回復

jacky002

下載看看對工作是否有幫助.

masonchung

It  can be more help for design

yhchang

我看了 我覺得是還不錯的資料
: g, H: P6 o7 Z8 @3 bDRAM 基本上很難在High SPEED 與LOWER POWER上
- m9 y- a- ^" R2 D# b7 @達到雙贏  想要LOW POWER 勢必要加入很多省電的控制機制
( [; R! w' `1 K$ o+ B所以 DIE SIZE也小不下去 但是我們公司還是強迫RD要把這兩樣東西
做在同一套光罩上  而且Schedule只給兩個月 基本上我對這樣的安排很無言...

ccceic91g

感謝大大無私的分享~~
感謝大大無私的分享~~

raymondcao

我现在在设计DDR2 Controller ，在FPGA验证中出现问题，如何在FPGA中实现HY功能，或者说不用PHY可以实现DDR2 controller 在FPGA的验证吗？请教了

johndoedie

大感謝!最近正在研究這個主題，趕快來拜讀一下。

teaman

謝謝分享  
$ h6 M! H0 ^3 j老闆希望快點進入DDR3的世代
操的很凶
4 {* |+ [2 y3 I/ T希望能得到幫助

faradayken

多學些

Databahn Memory Controller Overview
9 E- p+ z9 ]/ G# n9 ]0 w4 ?– Capability, Configurability and Interfacing
# a& H% o3 d8 ?2 x: @& tHard PHY Overview
( r" M, q$ e3 G9 N8 p" p; RRoadmaps and Conclusion

kaosci

非常感謝拉....剛好對這部分資訊很缺乏，可以拿來好好研究

xp212125o

感謝分享
8 u$ a. I( E6 ~' x' O& s% i正好有用到
先下載來看看
thank you very much~

jaster

最近正在研究這部分的資訊
感謝分享

maimh

下載看看....看看是否對目前工作有幫助

fufu1119

4年前做過SDR SDRAM, 目前需要做DDR2/DDR3, 希望這是一份不錯的參考資料, 謝謝分享!

jumliang

感謝分享~~DRAM controller (DDR2 and DDR3)....應該很有幫助

ltake

hope helpful~~~
0 s/ ]8 ?3 {0 HThanks for sharing

alienwarejian