跑spice時，Minimum time step too small

chris1020

想請問一下
( r' Z* j2 c' J5 T# B& i. n我是新手，第一次畫layout
所畫的元件都是上課給的，如(and or xor …)
當我畫完4 bit 加法器，要跑 posim時
2 }: U) K/ H1 \, ]3 e出現Minimum time step too small，但是我的同學確沒有(我們spice 內容一樣)
( R& _0 b$ }- _9 q5 O6 B/ A  K$ qspice內容
( t- q1 x- x" `5 Z3 T7 s2 wInput1  A1  pulse(0v  3v  0n  0.01u  0.01u  1u  2u )
Input2  B1  pulse(0v  3v  0n  0.01u  0.01u  2u  4u )
( q1 E" `2 X! O; o6 s3 ]. [% @Input3  IN  pulse(0v  3v  0n  0.01u  0.01u  4u  8u )
: D# N3 s! _9 ^  NInput4  A2  pulse(0v  3v  0n  0.01u  0.01u  8u  16u )
Input5  B2  pulse(0v  3v  0n  0.01u  0.01u  16u  32u )
' u5 F9 z1 y  k" NInput6  A3  pulse(0v  3v  0n  0.01u  0.01u  32u  64u )
* i9 v2 z6 y. n( pInput7  B3  pulse(0v  3v  0n  0.01u  0.01u  64u  128u )
Input8  A4  pulse(0v  3v  0n  0.01u  0.01u  128u  256u )
* j5 r$ G$ u4 k4 C" G- n0 FInput9  B4  pulse(0v  3v  0n  0.01u  0.01u  256u  512u )
.tran 0.01u  512u

這個問題是不是跟設計排法有關，
還是另有其他??

9 c( A- E. m4 P  T5 g; h2 K5 p[ 本帖最後由 chris1020 於 2008-1-12 09:14 PM 編輯 ]

yhchang

因為 Layout怎麼畫  與SPICE會不會收斂是無關的
加上你們 SPICE 模擬的command file又一樣  
; B. E; w6 Q# N3 `8 a2 h, @(代表與你們有沒有設 初始條件以及收歛的option也無關)
所以我覺得應該是 你們兩個人的加法器的擺法不同(功能一樣)或者是每個MOS使用的W/L不同
才會造成  Run simulator的時候  你的電路不會收斂

chris1020

原來如此!
學到一些經驗了
; B) U/ c  S7 j4 n0 ~; z2 N$ _3 \$ M謝謝囉

Shouwei

敝人猜測，是您所tran 的 0.01太少所導致
不過您也說您同學沒有問題，這個就有待再仔細校對
不過以您的週期來說
& z; y9 P- Z. c9 a3 q# n每隔0.01 tran一次，似乎有點過短
) B$ {0 H. N0 w另外，您最大的週期是512uS
  I! h, [8 w' D而您也剛好只tran到512
敝人建議是再tran多出「至少」一倍，這樣除了能驗證function之外
8 P2 C3 |, T; |  Y也能真的測試出其功耗等<<<敝人覺得的。
(一般做測試，是以16個半cycle來驗證會較為準確)
: |+ f$ x, G% d% _' j! y" t5 b另外您所設定的上升以及下降時間
. y" z' o' R/ @; H需要根據您所給的週期來做改變，不能所有的都用0.01唷
這樣在不同週期下，所產生出來的上升、下降時間都一樣的話，不符其週期，也會導致模擬出來的結果，有些許的錯誤
另外，一般是以，上升+下降為輸入週期的10%做為依據，給您參考一下
如果能將輸入訊號參數化的話，對於以後模擬會有蠻大的幫助
以上，給您參考一下。
! F5 G0 G" ~+ b2 j" ~另外，敝人有點好奇的是您所灌入的pattern，這樣灌主要目的是？
2 r6 e' `2 m2 ^$ s能測到所有的worst case 還是？
對了，週
. C. ]8 E3 I3 G0 r期前面那個數值是指半週期的寬度沒錯，但是您還是得再減到上升時間，這樣才是正確的唷~