我想請問高壓Cell的一些問題

a223152209

我最近在看我們公司的Techology File 時(因為我沒畫過高壓元件) 發覺高壓的rule和正常的元件有所差別  高壓的比正常的還大  我的問題是
請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
7 O# G8 C) F- u: _8 I. J另一個問題是  為什麼Techology File 裡面有寫到{  on  off  on  off  } {LB}}  LB我定義為NPLUS   我知道這表示{  左  上  右  下  }  我試過  如果把左改成off  那在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再畫layout十有什麼差別呢
) L- k9 c- N* b. R請各位前輩或者知道的人幫我解答  非常感激

jianping

THE  LAYOUT DEVICE OF HV , 有Asymmetric及symmetric兩種,如果symmetric的DEVICE就沒有 S及D端差別.

wiwi111

在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再畫layout十有什麼差別呢??

差別是如果你是off 狀態,則你要用到這pattern時會無法顯示,當然你要tape out 的gds file
! k) d+ S, n& a  N+ N  V便不會正確,到時designer debug後是layout 的錯,那你可能就得準備換公司了,這是layout
$ ^5 d. u) C# Q( R/ ]( D人員最不可犯的錯誤...................

skeepy

補充:要劃HV DEVICE建議把DESIGN RULE熟讀,特別是CROSS SECTION
( M! @, C" d, S% n; J7 l' Z要能看懂,這樣在劃CELL時比較不會弄錯,有CELL LIBRARY的話更好.

skyboy

原帖由 skeepy 於 2007-7-10 05:05 PM 發表
補充:要劃HV DEVICE建議把DESIGN RULE熟讀,特別是CROSS SECTION
要能看懂,這樣在劃CELL時比較不會弄錯,有CELL LIBRARY的話更好.

1 U! \- W& O- B8 C小弟也補充一點慘痛經驗...
& H7 R' h/ q- ]如果公司是第一次做, 有任何不確定的地方一定要問 designer, 如果 designer 也不很確定,
7 H3 o8 i1 R! M8 Q) N+ q3 Q7 B那一定要問 foundry....甚至是 layout 好了請 foundry 的人看一下....

$ j1 d% K& n  Z等到 T/O 了才要東補西補都是很痛苦的事情....

spyang1119

同意~design rule K熟,就算tf & command file & foundry device有誤,layout都絕對不會錯

jauylmz

>>請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
8 o; j' T3 Y$ s0 oAns : 通常Asymmetric 的MOS 大邊是 Drain 小邊是 Source ，那你的輪入端應該是指Drain吧
! N9 @0 O6 H- t, a+ R$ _
; L7 H7 I: m( j! L5 A& g>>另一個問題是  為什麼Techology File 裡面有寫到{  on  off  on  off  } {LB}}  LB我定義為NPLUS   我知道
    這表示{  左  上  右  下  }
, B  p" o" H& r2 M' UAns: 看你這樣寫很像是Laker TF 的 Format ,如果是，那它並不是你所說的 {左上右下} 的關係喔。
        這點要注意。Laker Manual 上寫到那是 Repeat Pattern !!  請看附圖
7 k' p0 B% w4 ]3 D9 d; P) w        { on  off   on  off  } 是對應到下面的 區域  後面就重複了，所以叫做 Repeat Pattern
        { OD Poly OD Poly }   
        {  1    2     3    4   }       在有 on 的 區域就會產生出你的 LB =>  Npuls layer

) d$ V- m9 t4 V, E* L6 {>>我試過  如果把左改成off  那在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再
    畫layout十有什麼差別呢
" G! i) d, Z7 \! w. U% l0 AAns: 你如果選擇 off 的話，那在Create 這個Device時，他就不會產生Layer 在相對應的區域了。

m851055

原帖由 jauylmz 於 2007-7-17 09:16 AM 發表
>>請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
Ans : 通常Asymmetric 的MOS 大邊是 Drain 小邊是 Source ，那你的輪入端應該是指Drain吧
) ~! ]$ J, H5 P, {4 y$ o+ Y
/ x" U6 ~1 }% Z% g# g5 \>>另一個問題是  為什麼Techol ...

. Y* H2 i! [$ i
& }( X$ D2 c, {% p
5 l1 z# [4 ~) k, F" D$ C
此圖設計是耐壓到16左右的設計，一般都用symmetric設計，很少使用asymmetric設計，除非空間不足。
3 _3 o6 p$ B( Q& _7 d8 M$ V0 h在25V左右之耐壓一般又是另一種設計方法，有deep Nwell layer，相關layer約為16-18層。