聯發科技與ARM擴大合作關係 引領新一代的行動和個人運算科技

innoing123

聯發科技取得ARM(r) Cortex(r)-A50 系列處理器和 ARM Mali(tm)繪圖處理器系列授權

' L( {, K4 N5 E6 X# ~5 x- E全球矽智財授權龍頭ARM與全球無線通訊及數位媒體IC設計領導廠商聯發科技股份有限公司今日宣布，聯發科技已取得ARM多樣技術授權，包括Cortex(r)-A50 系列處理器核心和新一代的ARM Mali(tm) 繪圖處理器（GPU）解決方案。獲得兩者技術授權後，將能使聯發科技及其顧客在中央處理器（CPU）和GPU技術取得研發先機。

; P  u6 H/ j. eARM執行副總裁暨處理器部門總經理Tom Cronk表示:「聯發科技行動系統單晶片(SoC)MT8135是第一顆在異質多重運算組態下使用ARM big.LITTLE(tm)架構的應用處理器。我們很高興能在此合作基礎上持續為消費者發展創新行動終端裝置。結合Cortex-A50系列處理器和Mali繪圖處理器將有助於聯發科技在業界保持領先地位。」
3 X' G0 |* a$ V0 ~5 H' g$ d
5 F3 {! N7 |4 V9 s) }' q' }聯發科技行銷長 Johan Lodenius指出:「聯發科技很期待能與ARM密切合作，為全球的終端製造商和消費者帶來最先進的CPU及GPU解決方案。我們將與ARM一同研發低功耗高效能的終端裝置，並讓使用者能自新一代處理器的運算速度、安全性、和繪圖效能中獲益。」

( L) u, z- Y) ]7 V4 f, l$ @透過ARM Cortex 系列處理器、Mali 繪圖處理器和ARM CoreLink(tm) CCI-400 技術，ARM具備了能提供最優化運算平台的獨特優勢。除了擁有big.LITTLE架構技術以及聯發科技在處理器單晶片和系統方面的專長外，異質多重運算也能透過CPU與GPU的分工，大幅提升行動裝置上各種應用程式的運算速度與效率。這樣的運算安排能使系統元件各司其職，進而達到功耗和效能的完美平衡。
$ a3 X- u3 Q4 s! X# Q6 U
5 c% v4 _3 p  oARM Cortex-A57和ARM Cortex-A53處理器能支援ARMv8-A架構下64位元以及32位元的運算執行。這一系列的處理器不但能維持低功耗運作，並與現行支援ARM處理器的32位元軟體生態系統相容，更強化了原有的效能表現。而ARM Mali繪圖處理器系列不僅讓入門級智慧手機能擁有領先業界的繪圖處理技術，也能在未來頂級超級手機、平板電腦和智慧型電視上提供令人驚艷的使用者體驗。

ritaliu0604

新唐科技贈與交通大學電子系NuMicro Cortex-M0單晶片微控制器發展學習平臺

; u. T! ]  ^5 r. g5 z$ D(20131119 18:06:28)國內從事單晶片設計開發之新唐科技股份有限公司，目前為全世界使用ARM Cortex M0 CPU 核心最多數量的單晶片公司，捐贈50套NuMicro Cortex-M0之單晶片微控制器發展平台給交通大學電子工程學系，做為該系單晶片應用與處理器實驗相關課程使用，進而做為電子工程專題實驗用途，並呼應該系目前正積極發展嵌入式處理器實驗的方向。

6 o# a; ?# `, h0 i雙方於11月11日舉辦捐贈儀式，由新唐科技林任烈協理代表該公司捐贈，交通大學電子工程學系陳紹基主任代表接受並致贈感謝狀。

新唐科技自2011年起積極展開培育下一代具創新思維之工程師的大學計劃，透過提供「新唐ARM Cortex-M微控制器教學平台」及免費軟體開發環境及驅動應用程式，學生透過嵌入式微控制器系統設計應用實作課程，在學期間就能掌握科技產業脈動與業界最新技術接軌。

新唐科技微控制器應用事業群林任烈協理表示：「希望這樣的捐贈，讓學生能透過這些學習工具為日新月異的世界激發出創意的想法及創新產品，這也是現今最欠缺的，產業需要不斷創新的點子。」。交通大學電子工程學系陳紹基主任也表示：「非常感謝該公司的捐贈，並且肯定這是個非常好的時機，特別是現今政府特別鼓勵大學在學生教育訓練及教授的研究上，能與業界更密切結合，以提升我國工業基礎技術，進而強化我國在國際間的競爭力及技術領先地位。由於這個學習平臺的支持，電子系得以設計更具創意性、實用性及契合未來電子科技發展方向的實驗課，特別是在智慧電子技術方面，例如機器智慧與控制技術、智慧安全系統、生醫電子應用與系統設計…等等。此平台亦可提供大學部修電子工程專題的學生能進行更具實務性及創意性的專題研究，因此獲得札實的動手做的訓練。也希望同學及老師透過這個平台的使用，能促成更多的企業實習及產學合作的機會。」

除了捐贈儀式，該公司代表及交大電子系教授團隊也對於產學合作進行意見交流，特別是關於穿戴式裝置的開發及搭配雲端運算有深入的討論，雙方並期許能結合新唐科技的開發平臺與交大電子系的研發能量，帶來新的技術與產品研發契機，共創雙贏的產學合作模式。

訊息來源：國立交通大學電子工程學系

innoing123

最新款平台解決方案將納入聯電28HLP製程、ARM Artisan實體IP與Cortex-A7處理器POP IP

" m$ l4 ~1 v4 j5 A# `全球IP矽智財授權領導廠商ARM®與全球晶圓專工大廠聯華電子今（14）宣布擴大合作協議，將提供ARM Artisan®實體IP與POP™ IP供聯電28HLP製程使用。
7 |) @. s1 S, p$ r+ z
; t0 c! ]. H2 e' ?8 M6 q針對鎖定智慧手機、平板、無線與數位家庭等各式消費性應用的客戶，聯華電子與ARM將透過本協議，提供先進製程技術與全方位實體IP平台。
0 h( Z5 L' M0 M& A4 e" E7 r
' i0 Y1 x' M1 {4 C: a聯華電子負責矽智財研發設計支援的簡山傑副總指出：「聯電秉持著『United for Excellence』共創卓越的精神，與我們的IP供應商通力合作，為晶圓專工客戶提供高價值的設計支援解決方案。聯電28奈米雙製程發展路徑包括了多晶矽（poly SiON）與高介電常數金屬閘極（HKMG）技術。無論是在功耗、效能與晶片面積等各個層面，28HLP製程均是晶圓專工業界最具競爭力的多晶矽28奈米技術，還有強大的設計平台可協助行動與通訊產業客戶加速產品上市時間。我們很高興能擴大與ARM之間的合作關係，以ARM大受歡迎的POP IP核心硬化加速技術（core-hardening acceleration technology），進一步強化我們的28HLP平台。」

innoing123

低耗能的ARM Cortex®-A7處理器已廣為智慧手機、平板、數位電視等消費性產品所採用。Cortex-A7處理器的ARM POP IP鎖定聯電1.2GHz的28HLP平台，已於2013年12月開始出貨。

聯電28HLP製程為其28奈米多晶矽製程的加強版，可在體積、速度與耗電之間取得最佳化平衡。該製程因上述特色，成為可攜式、無線區域網路、有線／手持式消費性產品等具有低耗電高效能需求的各式應用之最佳選擇。聯電目前正針對客戶產品以28HLP製程進行試產，預計2014年初開始量產。

ARM執行副總裁兼實體設計部門總經理Dipesh Patel則表示：「透過與聯華電子的緊密合作，ARM的實體IP與POP IP能夠優化系統單晶片（SoC）並簡化設計流程，讓雙方共同客戶取得世界級的實作成績，並在最短的時間內推出產品上市。本公司的標準元件（standard cell）、次世代記憶體編譯器與POP IP，不但具備聯電客戶所需要的功能、品質與晶片驗證，也讓ARM得以實現諾言，為各大晶圓代工廠提供最佳的實體IP平台。」

innoing123

ARM實體IP平台（ARM Physical IP Platform）

ARM針對聯電28奈米多晶矽製程所提供的Artisan實體IP平台，為高效能、低耗電系統單晶片設計提供了建構基礎。ARM的IP平台已取得晶片驗證，能提供全方位的記憶體編譯器、標準電路元與邏輯，還有通用型介面產品，能滿足行動通訊與運算在效能及耗電方面的嚴苛需求。
1 ?2 A2 A2 }: G# F* q$ s! c
ARM的標準電路元件庫與記憶體編譯器整合了多通道以及各種Vt功能，能夠提供更為廣泛的效能與功耗頻譜，並運用了聯電先進多晶矽製程的效能與功率範圍。這些特色，可確保效能極為要求的系統單晶片設計能同時符合功耗預算。

7 L  D7 t5 n  z關於POP IP

POP IP技術則包含優化ARM處理器的三項要素：針對特定ARM核心與製程調校的Artisan®實體IP邏輯庫與記憶體實例、提供詳細條件和效能優化的基準報告，以及詳細的POP實作知識與方法，讓客戶可以快速且成功的發展終端產品並將風險減至最低。POP IP產品支援40奈米至28奈米製程，並針對範圍廣泛的Cortex-A系列處理器與Mali圖形處理器(GPU)推出了FinFET製程的技術支援藍圖。

atitizz

台積公司與ARM合作率先完成64位元ARM big.LITTLETM技術FinFET矽晶片之驗證 締造效能與功耗的新標竿
雙方預計於9月30日在加州聖荷西市舉行的台積公司OIP生態系統論壇發表詳細成果
1 D, H+ z' h7 v% s
台積公司與ARM今日共同宣布首顆結合ARM® big.LITTLETM技術與FinFET製程的矽晶片之驗證成果，此次合作係採用台積公司先進的16奈米FinFET（16FF）製程產出ARM Cortex®-A57與Cortex-A53處理器。

在16FF製程的支援下，晶片之成果表現相當優異，Cortex-A57「大核」處理器效能達到2.3GHz，Cortex-A53「小核」處理器在大部份正常工作負載下之功耗僅75mW。ARM與台積公司繼去年以 16FF製程完成Cortex-A57處理器的產品設計定案之後，今年再度攜手在FinFET製程技術上合作，針對64位元ARMv8-A處理器系列進行最佳化，得以展現此次效能提升的成果。

1 l( z1 L& Z. `8 J( M' Z6 B" J8 N. I雙方的合作將延續至16FF+製程，相較於16FF製程，Cortex-A57處理器在相同功耗下的效能可再提升11%，Cortex-A53處理器在支援低強度產品應用時功耗可再降低35%，能夠針對big.LITTLE平台進一步提升動態效能的表現範圍與節能優勢。16FF+製程預計2014年第四季前推出。初期採用16FF+製程的big.LITTLE技術架構之Cortex-A57與Cortex-A53處理器亦可獲得ARM POP™ IP技術的支援。

atitizz

ARM執行副總裁暨產品部門總裁Pete Hutton表示：「藉由台積公司的16奈米FinFET製程打造了我們的大小核心處理器，經過矽晶驗證的ARM Cortex-A57與Cortex-A53 處理器展現了更佳的效能及功耗優勢。針對下一世代的消費性裝置與企業架構應用，ARM、台積公司與台積公司開放創新平台設計生態系統的夥伴共同的努力將提供終端產品使用者全新的體驗」。

台積公司研究發展副總經理侯永清博士表示：「我們與ARM長期密切合作，不斷推動先進技術向前演進，協助客戶生產市場領先的系統單晶片，以廣泛支援行動運算、伺服器及企業架構的應用。台積公司很榮幸能成為首家在FinFET製程上完成ARM big.LITTLE架構實作驗證的專業積體電路製造服務公司，而這項成就證明了採用台積公司先進FinFET製程生產的下一世代ARMv8處理器之實用能力。」

, c8 _2 L9 Q) O& C% r* gARM與台積公司將於2014年9月30日在聖荷西會議中心舉行的台積公司OIP生態系統論壇及2014年10月2日在聖塔克拉拉會展中心舉行的ARM TechCon發表詳細的合作成果。

amatom

Altera版ARM DS-5工具套件支援所有Altera SoC，包括含有ARM Cortex-A53四核心處理器的Stratix 10 SoC
& S9 Z2 i  u( l$ Q( P( Y
! E  v) |6 s- w5 @3 \
2014年10月2日，台灣——ARM TechCon——Altera公司（NASDAQ：ALTR）和ARM（LON：ARM；NASDAQ：ARMH）今天宣佈一項長期合作協議，雙方在SoC FPGA同類最佳嵌入式軟體發展工具上展開策略合作。在2012年，Altera和ARM宣佈開發了Altera®版ARM Development Studio 5™工具套件，率先推出了SoC FPGA的FPGA自適應除錯功能。透過今天宣佈的延展協議，Altera版ARM DS-5工具套件規模繼續擴大，包括了以下工具：
9 b2 [% J+ t7 J3 r1 Z8 J/ i
•        ARM編譯器5和ARM編譯器6——在Altera SoC系列產品中，特別為Cortex®-A9和Cortex-A53處理器進行軟體設計最佳化的唯一開發工具鏈。
. b, X$ ^5 a$ |4 `) ^/ p
# z) ]% N- }3 f2 y$ u•        為Stratix® 10 SoC中的ARM Cortex-A53四核心處理器提供除錯支援——FPGA自適應除錯功能，消除了多核心子系統和FPGA架構之間的除錯障礙。

amatom

雙方還同意在Altera版DS-5上達成長期OEM協議，為未來所有採用ARM架構的Altera SoC元件提供支援，讓Altera系列SoC FPGA能夠一直保有業界領先的軟體發展平臺。
/ }7 ?5 C' p) [
ARM開發解決方案部總經理Hobson Bullman評論表示：「DS-5與ARM處理器和ARM CoreSight™除錯技術相結合，為SoC FPGA軟體發展提供了先進的解決方案。與Altera達成協議之後，他們的客戶可以使用最新的工具，降低了未來採用ARM架構的元件的開發成本和風險，產品能夠迅速面市。」

Altera SoC產品市場資深總監Chris Balough表示：「Altera客戶對我們在Altera版DS-5和FPGA自適應除錯支援方面帶來的關鍵效能優勢反應非常強烈，我們已經發售了數千個授權。我們與ARM繼續達成OEM協議，讓我們能夠以不變的低價格提供更豐富的工具套件。我們的客戶越來越喜歡採用SoC FPGA進行開發。」

Altera版ARM DS-5前所未有的提高了開發人員的效能
ARM Development Studio 5是ARM在嵌入式軟體發展上的旗艦工具解決方案。Altera版ARM DS-5是專為Altera SoC提供的全面的工具解決方案，由Altera銷售和經銷，經過最佳化消除了整合多核心CPU子系統與FPGA架構之間的除錯障礙。在採用Altera SoC FPGA架構的產品開發中，新的Altera版DS-5確實提高了效能。其關鍵特性包括：

amatom

•        為Cyclone® V、Arria® V和Arria 10 SoC中的32位元雙核心Cortex-A9 CPU，以及Stratix 10 SoC中的64位元四核心Cortex-A53提供除錯和追蹤支援。

•        ARM編譯器5（ARMv7）和ARM編譯器6（ARMv8）工具鏈

•        為SoC FPGA提供FPGA自適應除錯試支援，包括編寫程式到FPGA中的IP軟體暫存器視圖，以及CPU和FPGA邏輯域之間的交叉觸發，實現軟硬體協同除錯。

- a+ U" N8 `! D6 P) E4 e+ q•        高階追蹤功能，包括FPGA架構中時間相關事件，這些事件與軟體事件和處理器指令蹤跡相關聯。

( _# J' _0 e6 P& u•        DS-5 Streamline™性能分析器，用於識別並修正系統層級瓶頸問題。

amatom

Altera SoC設計資源
7 Y" q) c0 h* d$ {要保證您的系統設計滿足目前以及未來的性能要求，關鍵是開發架構良好的產品。Altera提供很多SoC設計資源，幫助設計人員做出正確的選擇。

•        Altera.com：為您的應用選擇合適的SoC架構http://www.altera.com/devices/pr ... b-arch-matters.html

•        視訊（7:20）：使用ARM DS-5在Altera SoC上進行FPGA自適應除錯 https://www.youtube.com/watch?v=2NBcUv2TxbI
! @; m. l5 c+ M' z/ f
•        ARM TechCon研討會——10月2日星期四，下午2:30 – 地點F：Altera SoC元件無線數位預失真最佳化和分析，Richard Maiden，Altera無線系統解決方案工程資深經理
- w3 h+ E) i9 V  J3 B0 N, x; v# ^' ghttp://schedule.armtechcon.com/s ... -altera-soc-devices
9 y# A+ w3 x$ B. M3 O
•        架構簡介：Altera SoC FPGA自適應除錯 http://www.altera.com/literature/ab/ab20_soc_fpga.pdf

供貨資訊和價格
$ C4 N1 _( m$ q9 D) |& _Altera版DS-5是專為Altera SoC所提供的，每一個Altera SoC開發套件都有一個授權，沒有額外的費用。Altera版DS-5也含在Altera SoC嵌入式設計套裝中，價格是995美元，也可以瀏覽http://dl.altera.com/soceds/?edition=subscription，進行30天試用評估。網站www.altera.com/ds-5-ae上有Altera版DS-5的詳細資訊。預計於2014年11月發佈下一版Altera版DS-5，將增加ARM編譯器5。在有效維護期內的現有客戶會免費收到新版本。

ranica

ARM與台積公司共同揭示採用10奈米FinFET製程產出的64位元ARM架構處理器之發展藍圖
* E* h, V# B, v; {' y( k; y- |
. w9 x8 j7 S; }9 f, p- t+ _ARM®與台積公司今日(2)共同宣布一項為期多年的合作協議，雙方將針對台積公司10奈米FinFET製程技術提供ARMv8-A處理器IP的最佳解決方案。基於ARM與台積公司從20奈米系統單晶片(SoC)技術至16奈米FinFET技術在製程微縮上的成功合作經驗，雙方決定在10奈米FinFET製程上再度攜手合作。此項先期研究工作將為實體設計IP與設計法則累積寶貴經驗，最快自2015年第四季起，即能支援客戶採用10奈米FinFET技術完成64位元ARM架構處理器的設計定案。
9 v7 M, ]2 x$ f' `: I
3 `6 T7 Z, ^" A; n3 [6 SARM執行副總裁暨產品部門總裁Pete Hutton表示：「ARM與台積公司在各自的產業均為領導廠商，雙方長期深入合作，提供以ARM系統單晶片為基礎的先進解決方案。ARM與台積公司自開發週期即緊密配合，針對處理器與製程進行最佳化，並致力研發領先業界的解決方案，協助我們的客戶加快設計、產品設計定案與產品上市的時程。」

台積公司將運用20奈米SoC製程及16奈米FinFET製程的經驗，以更先進的10奈米FinFET製程提供ARM產業體系夥伴更佳的效能和功耗優勢。ARM產業體系的夥伴也能善用台積公司的開放創新平台（Open Innovation Platform®, OIP），其中涵蓋多個互通的設計生態系統介面及由台積公司與合作夥伴協同開發出的構成要素，這些構成要素係由台積公司主動發起或提供支援。

+ h6 u  {: [+ Q9 B8 Z  H# e9 S2 E台積公司研究發展副總經理侯永清博士表示：「台積公司一向領先專業積體製造服務領域推出先進製程，以支援ARM架構系統單晶片。台積公司與ARM合作，在16奈米FinFET製程的支援下已完成big.LITTLE™架構實作驗證，展現高效能與低功耗的優勢。基於雙方過去成功的合作經驗，未來在64位元核心與10奈米FinFET製程的合作上，我們將持續與ARM保持緊密的夥伴關係」。
& s6 u/ `* _* C& `
9 J. u' x' H9 e5 _# Q1 E$ J! a; S台積公司與ARM長期保持合作，共同創新，提供先進的製程與IP來協助客戶加速產品開發週期。近期成果包括客戶及早使用ARM Artisan®實體IP及採用16奈米FinFET製程完成的ARM Cortex®-A53與Cortex-A57處理器設計定案。