諾發研發次45奈米高密度電漿間隙充填製程技術提供減少三倍中位數之缺陷密度

bmags

諾發系統在SPEED® Max高密度電漿化學氣相沉積間隙充填Gapfill平台上研發了次45奈米之反應室內沉積清洗一體程序，大大降低缺陷密度和無法控制的（OOC）缺陷粒子衝擊。其中製程的關鍵組成部分包括有效的三氟化氮傳遞和SPEED® Max獨特最佳化的「光亮」（線圈輔助電漿）和「黑暗」（遠端電漿）清洗製程，有效地清除製程環境內設立的目標位置。

當積體元件節點收縮，記憶體和邏輯元件中之介電介質間長寬比對無缺陷隙充填Gapfill技術是艱難的挑戰。在沉積過程中累積在反應室內的介電質薄膜可能成為缺陷粒子來源，所以需要加以有效地定期去除。在陷隙充填Gapfill製程中隨機出現一個缺陷「殺手」事件，可能會導致電晶體和記憶封包介質隔離失效。在CMP 平坦化過程中，表面缺陷顆粒可以提供另一次增加「刮痕」失敗的機制。污染物或金屬導線沉積物在隨後的製程步驟可以填補這些空隙或刮痕，造成封包之間高漏電流路徑而引發低良率或元件故障的結果。由於這些隨機缺陷粒子會增加不定期的停機時間並推動加強監測和認證費用來減少系統的利用率，所以實現粒徑小於90奈米的缺陷粒子少於個位數的積效，將使積體元件製造商提高其45奈米產量的良率，也將是一個生產32奈米元件必備條件。
& Z% C. C4 Z8 P' d- i. o+ Z
諾發新的SPEED® Max製程降低3倍的整體平均缺陷粒子數和百分之五十的不可控制缺陷粒子事件。比較三個不同客戶間的不同技術節點的間隙充填Gapfill缺陷密度來看SPEED® Max製程積效結果，對隨機粒子事件的減少除了「光明」和「黑暗」的清洗程序之外，其使用含氟材料的恆溫環境來盡量減少產生缺陷粒子「開口」是另一要點。而多步清洗的另外一個額外好處為減少三氟化氮的使用，來進一步降低客戶的成本。
" C, x* P* K5 B; ^
# X1 o: q. `! {; v/ z1 p諾發的Gapfill業務部門技術主管Doug Hayden表示：「SPEED® Max的獨特45nm製程和設備大大降低間隙充填GapFill過程中間的缺陷顆粒數和無法控制的缺陷產生事件。 今天這種最新的創新技術改善系統正常運行時間和減少其三氟化氮的使用量來降低客戶的營運成本。」

關於諾發高密度電漿化學氣相沉積技術
  R: K( E5 Q! |* c( }1 Q- o2 B, Y諾發的SPEED® Max系統擴展了度電漿化學氣相沉積應用到45和32奈米技術節點。該系統的恆反應室的設計，再加上一個遠端電漿源，能在反應室執行清洗前進行更多的晶圓間隙充填沉積，來提高每個系統的吞吐量。此外，SPEED® Max的多端口注射，連同電漿源分離技術，能在晶圓上執行客製化的一體沉積和刻蝕製程以獲得最佳沉積厚度和均勻的間隙充填Gapfill。

heavy91

(20100303 14:09:48)位於加州聖荷西的諾發系統公司、東菲什克爾的IBM公司，和紐約奧爾巴尼的紐約大學奈米科學與工程學院（CNSE），日前於CNSE的Albany奈米科技中心共同宣布成立策略合作聯盟 ，將致力於發展22奈米以及更小世代的半導體製程技術的解決方案。

" m8 L+ P& r; X/ L- A先進的45奈米和32奈米的半導體電路已進入量產，28奈米及更小世代的產品則正在進行開發。每進入一個更小的世代，就能促成體積更小、速度更快，並兼具更高效能的晶片，同時，也直接提高了產品的性能。受惠的對象則涵括伺服器至智慧型手機，無一例外。諾發系統在CNSE學院的Albany奈米科技中心，正式宣布加入這個已與IBM公司合作的CNSE研究團隊為合作夥伴，共同攜手面對進入每一個更小世代的技術挑戰。

/ R/ y! c) [' |: }. y( U2 W! P2 O這個技術聯盟成立後的第一個專案，將發展使用於28奈米和22奈米製程的無殘留物先進光阻剝除技術。光阻剝除是半導體晶片佈線的關鍵技術，此次合作的範圍將包含一系列光阻剝除製程，包括高劑量植入光阻剝除製程相容於高介電金屬閘極的技術，以及對極低介電係數材料無損傷的化學蝕刻技術之發展。

heavy91

IBM公司在半導體技術發展與製造的經驗和成就，可以幫助這個團隊加速在28奈米以及更小世代製程的開發。IBM位於East Fishkill的半導體工廠和CNSE學院的Albany 奈米科技中心，將使用諾發系統的GxT R先進光阻去除平台研發新的精密光阻剝除去應用。諾發系統在GxT平台上表現出領先業界的卓越清洗效果，藉由導入特有的無氧化化學去除技術，成功實現了矽和氧化物損失小於 0.1奈米的成果。CNSE學院則可在世界最先進的學術園地Albany奈米科技中心，提供第一流水準的技術人才與無與倫比的科技設施。
0 j- C3 j/ V% i
IBM製程開發副總裁 Paul Farrar 表示：「本公司將持續投入與諾發系統和CNSE在這個新技術上的合作，我們會先著重在優化目前領先業界的高介電金屬閘極晶體結構中的光阻剝除技術。再透過與設備供應商及世界級公司合資的CNSE Albany 奈米科技中心的密切合作，我們將可以快速地將這關鍵的前瞻技術推廣到IBM及其聯盟合作夥伴的產品上」。
& @' I1 h- `* h& f8 x
3 g* o; y) {& z諾發公司執行副總裁兼全球銷售、市場營銷暨客戶滿意度主管 Tim Archer 認為：「IBM公司在半導體製造工藝上深具響譽，諾發公司很高興能夠與 IBM和CNSE共組聯盟，並致力於先進的光阻剝除和清潔科學之技術發展」。
& n5 C+ [5 j. l+ d
另一方面，UAlbany NanoCollege策略聯盟副總裁 Richard Brilla也表示：「我們非常期待與業界領導公司諾發系統以及 IBM 公司合作，共同致力於加速開發和部署創新技術，這技術將提升奈米電子製造的能力。同時，這層合作關係也將整合先進的工藝和設備技術，以幫助解決目前工業界迫切的需求，並提供IBM及其聯盟合作夥伴更先進的製程技術」。

tk02376

(20100415 17:53:19)Peter Wolters GmbH為高精密度表面拋光系統的領先製造商，是諾發系統的全資子公司，其日前宣佈開發採用AC2000 雙面拋光系統的創新行星式研磨 (PPG ™) 技術。以 PPG 技術製造的矽晶圓比使用其他研磨技術平坦五倍，相較於常規研磨技術，甚至可改善高達三倍之誤差值。

於半導體製程中，縮小元件尺寸與先進的光刻波長，能讓薄化晶圓(tighter wafer)的平坦度和誤差值作為矽晶圓使用。用於將矽元素轉換為生產晶圓(prime wafers)的其中步驟之一：鋸切步驟的矽鑄塊會影響低品質晶體表面層的去除。直到現在，若要移除此下方的晶體層仍使用研磨或高速杯形砂輪研磨技術。然而，表面的磨損與平坦度問題是此兩種技術的明顯缺點。 研磨技術造成由矽晶圓表面延伸到晶體結構大於 20 微米，形成相對較嚴重的誤差；杯形砂輪研磨技術的最終平坦度是可獲得的，這是由於彎磨輪和晶圓之間的接觸區域會產生已知螺旋表面，並與一個不良的中心圖形而受到限制。另外，誤差值與平坦度的問題，也會造成研磨技術與杯形砂輪研磨方法使用於32奈米，及更精密的技術時之限制。
/ k! V4 B& c9 _1 K7 V7 _
# ?/ C& d) S& e  E; M; D5 i; U0 v# S( @( f在生產超平晶圓時的雙面拋光過程中，矽晶圓拋光技術已用於研磨技術的行星式動作(planetary motion)一段時間。然而這種技術轉移到研磨步驟上也存在問題和困難。

tk02376

Peter Wolters的工程師開發出名為 PPG的新晶圓研磨技術，其提供了業界衡量晶圓平坦度與誤差值之標準。 根據經驗證的 AC2000 系統的行星式動作(planetary wafer motion)、雙面拋光和固定式研磨墊可同時用於處理晶圓雙面。Peter Wolters 的PPG 技術，加上該公司的專利Upper Platen Adaptive Control (UPAC ™)，消除了常見的研磨和杯狀砂輪研磨製程的問題與限制。 這種創新的處理方法將GBIR降至500奈米，SFQR降至 100奈米，並超過 22奈米技術的要求。其晶片平坦度甚至五倍優於其它晶片研磨方法，相較常規研磨技術，誤差值亦可達到三倍之改善。

這個獨特的研磨技術的另一個好處是，單一矽晶棒能夠產生更多晶圓片。Peter Wolters的PPG 技術可於製程中去除較少的矽，主因在於相較於研磨，期能降低次表面矽的傷害 ，而相較於杯狀砂輪研磨則有較佳的平坦度控制。由於在PPG 研磨階段有較少的矽被去除，因此起始的晶圓可以更薄，故於2000毫米長錠可多生產20片300 毫米的原始晶片。
; R* j/ E) [0 ^6 H2 D
+ ^2 u1 U8 v0 ^2 N" U% G諾發系統工業應用部門執行副總裁Kay Petersen 指出:「Peter Wolters 新的行星式研磨技術非常適合對平坦度有高要求的製程，如32奈米及其他更精密的技術。而在 AC2000 系統上，PPG技術與 UPAC 程序控制技術的結合，使得我們可以同時提供良好的表面平坦度與低矽損傷。」

關於Peter Wolters
* F( c+ `* U3 B& \& j4 B) VPeter Wolters公司為設備大廠諾發系統工業應用集團的一份子，是高精密度表面拋光系統領先的製造商，產品主軸是拋光微電子、微光學和微機械裝置的矽基板(例如矽、藍寶石、砷化鎵、碳化和其他材料)。目前Peter Wolters總部位於德國倫茲堡。欲了解更多訊息，請瀏覽www.peter-wolters.com。

tk02376

諾發系統發表全新氮化鎢(WN)製程 擴展用於先進記憶體元件之銅線傳導超越3Xnm技術節點
0 N6 J2 i+ W9 s: x/ c
' n2 Z7 Z$ g* \1 o: h/ k' I1 K+ L: D(20100517 17:55:41)諾發系統日前宣布開發出一種創新的DirectFill化學氣相沉積氮化鎢（WN）線性阻隔膜，取代傳統的物理氣相沉積（PVD）金屬鈦及有機化學氣相沉積法（MOCVD）氮化鈦堆積成線性阻隔薄膜用於先進記憶體元件的鎢接觸傳導和銅線互連傳導應用。氮化鎢（WN）薄膜沉積使用諾發系統的ALTUS多平台序列沉積（MSSD）架構及脈衝成核（PNL ）專利技術。該 DirectFill製程沉積超薄，20埃氮化鎢(WN) 比傳統的物理氣相沉積厚200埃氮化鈦和鈦堆疊，擁有更薄更好的膜電阻率和阻隔性能。這種超薄膜降低了鎢電阻高達百分之三十，並擴展鎢技術超越3Xnm的技術節點。
1 y# C6 Z# G6 R! |1 x
' Z0 ]# ], D' r隨著更快、更節能的記憶元件功能和元件體積收縮方面的需求日益增加，進而導致要求將銅連接線製程整合到快閃記憶體(FLASH)和動態記憶體(DRAM)裝置。但是對於第一金屬層還是沿用傳統的鋁製程之整合鎢接觸的連結通道使從第一層到銅及鋁層。但若進而縮小尺寸到3Xnm技術節點以下，此一氣相沉積鎢的接觸通道整合技術就會受到傳統鈦/ 氮化鈦線興隔絕層堆積產生的瓶頸效應的挑戰。物理氣相沉積鈦在通道口的突起沉積減少了通過開放口的面積，可導致不完整的化學氣相沉積鎢填充，造成通道中間有不完整充填的空隙。金屬有機化學氣相沉積氮化鈦 TiN薄膜必須沉澱到的最小厚度，以防止矽烷氣體(鎢塞填充過程中使用的氣體)擴散並在通道接口形成高電阻率銅矽化物。一個不連續的氮化鈦阻絕層可能導致六氟化鎢攻擊鈦，造成火山形式缺陷。而這些物理氣相沉積鈦及有機金屬氣相沉積MOCVD氮化鈦整合問題可能會導致更高的阻值，進而造成整體電性行為降低以及積體電路元件可靠度衰減。

諾發系統工程師已克服這些挑戰，藉由發展單一步驟的DirectFill脈衝式成核層(PNL)氮化鎢線性阻隔薄膜，取代傳統的多步物理氣相沉積鈦 - 金屬有機化學氣相沉積 TiN薄膜堆疊。脈衝式成核層(PNL)氮化鎢製程技術沉積一高度適形，20埃厚阻隔層與微觀晶體結構，使其成為一個出色的低電阻率擴散障礙。

tk02376

適形性的沉積消除了與傳統線性阻隔薄膜技術有關的階梯覆蓋和隨後之填洞問題，而薄膜結構消除了導致銅矽化物的形成與火山缺陷的擴散屏障破壞機制。

# u9 f. j9 P6 F% b1 \- }TEM顯示，高適形的氮化鎢膜可導致無洞的鎢填充以及在銅與鎢/氮化鎢的通道插塞之間有一乾淨的界面。此外，超薄、高適形的氮化鎢層相較於傳統的多步物理氣相沉積鈦 - 金屬有機化學氣相沉積 TiN薄膜堆疊，可降低通道電阻高達百分之三十，在此方面專利的多平台序列沉積(MSSD)程序提供了業界最佳之生產力。
. O, [8 s/ j9 c+ b
直接金屬事業單位副總裁暨總經理Aaron Fellis表示：「DirectFill氮化鎢技術為記憶體元件客戶提供一個先進的鎢阻隔薄膜，消除了與傳統PVD Ti - MOCVD TiN 線性阻隔薄膜相關的整合問題。新氮化鎢膜的優越性能及整合效能，使我們的顧客可擴展銅互連性能超越3Xnm技術節點。」

" z- B& H/ J# w+ R& i關於諾發系統的ALTUS鎢沉積技術 ：
引進於1991年，ALTUS為業界鎢沉積的設備首選，該系統於接觸與區域連結的應用上提供領先的生產效率及技術。ALTUS 脈衝式成核層(PNL)整合了高生產效率的原子層沉積(ALD)成核層與主要的化學氣相沉積。諾發系統的多平台序列沉積(MSSD)架構，可使成核層與CVD填洞依序在不同的平臺之同一個反應室內執行。整合脈衝式成核層(PNL)與化學氣相沉積的 ALTUS系統提供了基準生產力與產品包容性，為業界在鎢沉積方面提出了最低成本的解決方案。

atitizz

(20100908 17:24:35)諾發系統日前發表VECTOR PECVD, INOVA PVD和GxT photoresist strip systems的新機型，這些新機型可以和諾發系統的先進金屬連線技術相輔相成，並且展開晶圓級封裝技術(WLP)的需求及市場。這些機台都整合了一些一般傳統封裝設備沒有的新功能，並且持續維持業界領先的高生產性。

消費性電子要求更小、更強而有力的行動電子元件，並且運算速度要和一般邏輯和記憶晶片一樣快，因此驅動著可以降低電力消耗、增加系統表現等的替代封裝技術之發展。和傳統的封裝技術相比，TSV、WLP堆疊等的3D整合技術可以縮短晶片之間的連線，進而得到顯著的晶片運算表現。TSVs還可以將多個晶片垂直堆疊形成一個三明治結構，同時也能縮短銅線之間的連線。WLP技術像是micro-bumps、pillars、copper redistribution layers (RDL)可以增加 I/O 數目並降低pitch的需求。所有的3D整合技術都需要新的金屬、介電材料和應用。
: V5 ]9 I5 m2 d+ }' {" e- a- G
諾發系統已經開始投資發展一系列新的產品以符合晶圓級封裝技術和成本限制上的需求，新推出的SABRE 3D系統，整合了目前最高科技水準的SABRE Electrofill®技術，並且設立了一個新的機台表現與成本節省的工業標竿。這個創新的系統包含了全新的專利技術，包括無孔洞的先進表面處理技術(APT)、可降低銅overburden的XMM技術，以即可改善在高產率下填洞均勻度的TurboCell技術。SABRE 3D的模組化結構，可配置多種電鍍及前或後處理槽的各種封裝應用，包括TSV技術、pillar、RDL、bump底下的金屬化、共晶和無鉛微型焊接使用材料，如銅、錫、鎳、錫和銀。

atitizz

INOVA 3D PVD system採用諾發公司的下一代專利HCM®濺射源，加上該公司的IONFLO技術，可提供高的高寬比TSVs卓越之銅側壁覆蓋和超低缺陷能力。離子引起的銅流過程可使用比傳統PVD更薄的晶種層，就可達到無孔洞的電鍍填洞，並可降低大於百分之五十的TSV製造消耗成本。INOVA 3D還提供IONX鈦和鉭源IONX加大碼技術，擴展濺鍍靶材的生命週期將可大於 10000千瓦小時，因此可以增加機台的正常運作時間，並進一步降低在此應用上的整體消耗成本。
( i  v. R+ L2 f! X9 q
5 O& s# `8 D, z3 \, O! t. VVECTOR 3D系統採用跟全球已有1000多台的VECTOR PECVD相同專利的多站連續沉積（MSSD）技術，本MSSD架構加上新近開發的PECVD產品流程，讓VECTOR 3D可沉積低成本、低溫薄膜並且相容於玻璃基板。低溫應用包括氮化矽擴散阻障層和氧化矽絕緣層以及護層。該系統的技術可調整薄膜的擋水性、電性，使其性質可以和高溫的介電薄膜性質相當。VECTOR 3D的機台設計也可沉積應用在TSV結構（包含via-middle和via-last）的高品質介電內層。

G3D光阻去除系統的設計是要迅速消除用於製造 RDLs和pillars的厚光阻（20-100微米），達到在高寬比TSVs的無殘留物之光阻去除和清潔。G3D的競爭優勢來自於一個獨特高ash rate ICP源的高生產效率、低溫製程、並且深度清潔功能的組合。此ICP來源提供超均勻電漿，可有一致性的光阻去除和消除殘餘物的表現。以有彈性的射頻功率和氣體分佈的控制，以及低溫處理能力，G3D提供了一次廣泛的製程調整範圍以達到無殘留物的光阻去除，並且在業界具有領先的生產率。
7 \2 a7 Z) ~  }, Y8 p; L
, h( q' A3 U1 r- T7 t9 J7 B1 W諾發系統半導體系統產品執行副總裁Dr. Fusen Chen表示：「 晶圓級封裝推動對新技術的要求，並且還能利用諾發公司在ECD、PECVD、 PVD、photoresist strip的核心競爭力。我們已經應用本身先進的沉積和光阻去除技術開發出一系列產品，以符合3D整合的新需求。」

tk02376

(20100920 16:36:24)諾發系統日前宣佈已經開發conformal film deposition (CFDTM)技術，可在高寬比4:1的結構上有100%的階梯覆蓋能力。這項創新的CFD技術可以提供32奈米以下在前段製程的需求，例如gate liners、spacers、shallow trench 隔絕的高介電金屬閘極 (HKMG) liners和用在雙曝光技術的spacers。諾發的CFD氧化物薄膜擁有和爐管熱反應的氧化薄膜相同的品質和成分，包含低漏電、高崩潰電壓和很低的濕蝕刻率。

2 y; |) J/ ]9 p32奈米製程以下的電晶體尺寸變異量極為重要，並且會影響元件表現，新的高conformal spacer薄膜已經被開發出來可以控制這些晶片上的critical dimensions。當整合方法和先進製程控制技術可以將晶片之間、批貨之間的變異量降到最小，在晶片上的變異量就可以用spacer薄膜控制。然後更進一步，這些用在spacer薄膜的介電層必須在夠低的溫度下沉積，以降低雜質擴散。
' U" J% b. }9 `# S" f2 B
' A% S+ b1 E- m5 s1 x& b諾發公司已經開發出CFD技術可沉積高品質的conformal 薄膜，可應用在前段製程並且符合32奈米以下品質以及低溫的需求。和一些用原子層沉積製程的競爭者比較，結合諾發的CFD技術和VECTOR多平台順序沉積方式(MSSD)可以提供優異的晶片上和晶片之間的一致性，並且擁有顯著的高產率和很低的化學品用量。

tk02376

因為Extreme UV (EUV) 曝光技術的延遲，半導體工業轉向以spacer技術為主的雙曝光技術用在3X奈米和2X奈米以下的邏輯元件。最成本節省的雙曝光技術利用光阻當核心，再沉積百分之百階梯覆蓋的spacer薄膜。這種spacer薄膜必須使用溫度和化學方式沉積並且相容於光阻材料。應用在雙曝光技術的Spacer薄膜必須展現出極佳的conformality，並且沒有會造成線彎曲的loading 效應，因此才能提供出色之晶片上曝光的均勻性。諾發公司的創新CFD薄膜可以用50C以下的溫度沉積在基板上，並且可以和雙曝光技術的光阻相容。

4 S% \( H, u6 l7 a8 k; P! b; \9 ]諾發PECVD事業部資深副總Kevin Jennings說：「CFD技術提供了低溫沉積介電薄膜並具有和爐管相同品質的突破。當元件縮小到32奈米以下，許多應用會需要CFD技術沉積的薄膜，可靠的、已經被量產證實的VECTOR 平台，有此能力可以確保極佳的晶片上和晶片間的製程穩定性，並有極高之產率以及低的化學品成本。」

/ y+ h& Y6 f& ~# y1 h有關 Novellus PECVD 技術：
% K( c9 R6 x3 }; w' U! X諾發系統VECTOR平台的多平台順序處理（MSSP）結構，讓沉積平台能擁有獨立的溫度和流量控制，並能符合整合3X奈米以下的技術節點時之關鍵需求。目前已經有超過千個化學氣相沉積系統(VECTOR)被應用在全球邏輯、記憶體和晶圓代工廠中。