TSVs 創造晶片堆疊新契機

jiming

工研院IEK-ITIS計畫  董鍾明 分析師
/ S4 Z" `+ ]( @# a2 Z; k" [; phttp://www.itri.org.tw/
* u' f% Q: o( U2 e
傳統針對SiP的廣泛定義為，存在一顆以上晶粒的封裝體，即可稱為SiP。而在封裝體內各晶粒的訊號傳遞連接技術，不外乎透過打線連接(Wire Bonding)，或是覆晶連接(Flip Chip)技術。近二年來廠商研發出新的晶粒連接技術－矽穿孔(Through Silicon Vias; TSVs)，直接透過晶圓穿孔並利用電鍍穿孔，以達到上下晶粒訊號連接的目的。業界泛指利用TSVs連接晶粒的封裝稱為3D IC。
- y6 f9 b0 [5 H! }$ G1 j
3D IC應用關鍵

5 o8 R( r7 O1 U' j0 D! U! d(一) W2W的問題
3D IC的主要目標就是希望可以達到Wafer to Wafer (W2W)的封裝境界，但W2W面臨的首要問題即是良率，以往Chip to Chip (C2C)階段，透過晶圓測試即可將不良之晶粒剔除，再將良裸晶堆疊封裝，但邁入W2W之封裝，將使得整體良率大幅下降。除此之外，W2W也牽涉另一經濟效益問題，由於不同產品在每一片晶圓上所能生產之顆數不同，為了使上下晶粒連接，每片晶圓務必牽就於最小晶粒顆數生產，將墊高廠商的生產成本。

(二) 良率歸屬問題
) n* P+ b1 p( e8 L% [: ~& x* N; l由於未來3D IC最可能的生產方式，是由晶圓製造廠完成TSVs的製程，接著才由封裝廠完成其他製程。因此，成品完成後之測試，不良品之責任歸屬，將是此一商業模式之下的一大問題。

6 I# Y7 A+ D2 }+ f(三) 應用市場
1 v/ ~5 h8 N( L9 _) a. Y' J( F; \

遊客，如果您要查看本帖隱藏內容請回復

tom918273

TSV 帶動封裝產業革命，將成為未來封裝主流
希望能對此有近一步了解，感謝分享

simonliao2009

熱門的題目跟研究方向這真是最熱門的題目跟研究方向  希望可以得到想要的答案

jun0208

最近火熱的話題!又剛好是我們報告所需!感謝大大無私分享!感謝您!

son1213

封裝成本將降低且CP即為FT,目前確實是蠻火熱的,Qualcomm就有幾個這樣的產品

magmaqk

散热以及干扰问题如何解决？很想深入了解TSV

epicsword

對於3d ic來說，tsv的確可以減少連接的距離
. T  }+ ?3 C# d  C  v6 }摩爾定律可以用此方法延續下去

tk02376

(20100329 16:19:16)諾發系統日前宣佈開發出一套全新先進的銅阻障底層物理氣相沉積(PVD)製程，其將用於新興的貫穿矽晶圓通路(TSV)封裝市場，該製程使用諾發INOVA平台，並搭配特有的中空陰極電磁管(HCM)技術製造出高貼附性的銅底層，相較於傳統PVD方法於TSV的應用，可降低厚度至原有的四分之一，該HCM TSV製程提供卓越的側壁及底部覆蓋，能使後續的TSV電鍍達成無洞填銅。

6 r$ \3 F+ }( D9 ^" [相對於傳統二維的接腳型晶片封裝技術，貫穿矽晶圓通路(Through Silicon Via-TSV)能夠進行三維堆疊式封裝方式，也就是將多個晶片朝上相互堆疊以形成降低空間阻礙之三維結構。此三維堆疊的晶片與短式含銅之TSV相互連接，因而產生更高的裝置速度以及較低的功耗。對於目前消費類電子產品而言，三維堆疊之TSV提供了更高之功能密度，以及更小的封裝機台佔地面積。
- ~+ F6 H. \* v' b# f8 H6 b/ |
* ~: p0 O- D( p0 q9 e7 O9 _TSV的銅互聯是利用傳統的雙鑲嵌式沉積序列的物理氣相沉積銅阻障層，其依循著電化學填銅方式去製造支柱，以使晶片相互連接。與傳統相比，雙鑲嵌式銅互連結構，其TSV圖形極深，在一些情況下最多可至200 微米。此高長寬比結構使適形阻障層的沉積極具挑戰性，在後續的含銅 TSV 填充階段中，無適形阻障層擁有最小的側壁覆蓋力，並且會導致空洞的形成，因而直接影響了裝置的可靠性。傳統的TSV序列已經找到了解決此問題的幾種方法，其中一種方法即是藉由TSV蝕刻製程去放鬆長寬比，以產生非垂直型的側壁，然而這卻增加了後續的物理氣相沉積之階段覆蓋力，它限制了最大可達之封裝密度；而另一種方法是沉積較厚的銅阻障層，期許在TSV功能內能夠達到足夠的側壁覆蓋能力，儘管這會產生較高的耗材成本以及低系統輸送量，也因而導致一個昂貴的製造過程。

tk02376

諾發系統的工程師開發了一種基於 HCM 先進銅屏障種子製程為TSV所應用，其解決了技術上的挑戰和與傳統方法相關聯的高生產成本。創新的技術是基於物理氣相沉積製程腔體內使用專利的環永磁鐵，而產生強的局部電離子場，其可產生一個增強的離子密度於TSV 結構的側壁上。另外，增加這個區域的離子密度，會讓較分散的濺鍍薄膜沉積在結構的側邊，如此可得到一個更為完好的沉積，此完好的沉積過程消除了圓錐側壁的需要，並允許用於 TSV 應用的沉積膜厚度要比典型 PVD 種子層薄四倍。諾發系統的先進種晶製程可以於垂直側壁鍍 2000 A 厚的銅種晶層，填滿在TSV 60 微米深、10: 1 長寬比的架構下，並達到無孔洞的結果。傳統的物理氣相沉積方法需要一個 8000 A 厚的種晶層來獲得相同結果。相對於傳統的物理氣相沉積方法，4倍薄的TSV種晶層使得系統輸送量大幅增加，並減少大於 50%的耗材成本。
' L6 ^. t% R0 e
諾發系統半導體系統產品執行副總裁Dr. Fusen Chen表示：「對於TSV 三維技術在先進的半導體封裝應用上具有相當的信念，我們深相信其可解決技術和生產效率的挑戰。諾發系統新的先進種晶製程解決了TSV整合上對銅的屏障及種晶兩部分的挑戰，並讓結果都導向一個薄、 高適形薄膜，且滿足具有優秀的物理氣相沉積系統輸送量」。
9 ~7 p# T( V* P
關於諾發系統銅阻障底層物理氣相沉積(PVD)技術
7 l8 O  m# B# C8 b# C對於銅阻障底層之應用，諾發 INOVA NExT PVD系統以專利的中空陰極電磁管(HCM) IONX技術特色，提供高度覆蓋之阻障層與可調變的底層，可延續PVD技術至20奈米及以下。
& @0 s& I* z' Z/ |- i* y; e
關於諾發系統
8 `( v3 V' P) r4 h* ^! f諾發系統是全球半導體產業中領先的先進製程工藝設備供應者。該公司產品支持的創新技術及提供信賴生產力為客戶創造價值。是標準普爾500 (S&P 500)強公司之一，諾發系統的總部設在加州聖荷西，其附屬辦事處遍布全球。欲了解更多信息，請瀏覽www.novellus.com。

chip123

諾發系統發表3-D半導體整合之銅矽穿孔(TSV) 共同研發專案

  a! m  O- {$ J9 _(20100401 14:49:11)諾發系統日前宣佈與IBM成立共同研究專案，將利用諾發之電鍍銅SABRE與電漿輔助化學氣相沉積VECTOR系統，設計出可製造3-D半導體銅矽穿孔(TSV)之製程，該新製程將可應用於小體積與低耗電的3-D整合產品。
' ]( h( F' W, e# `8 r3 d: f6 m
" I( m0 W& F7 ~4 D" _& K# c  u使用TSV技術將半導體工業推往3-D整合是一股強烈的趨勢，將多種元件堆疊成類似三明治結構與用銅孔連接所有導電層，此技術增加了電路密度並使最終元件變小，透過每個元件間較短的連接長度，進而增加元件速度與較低的電力消耗，堆疊的結構也允許多種特定功能元件的組合，包含利用非同質性的整合，以符合現今不斷縮小之電子產品的需求，如手機、PDA及筆記型電腦，然而，對於整合TSV到半導體製程，以至於新結構需同時俱有高可靠度與低製造成本上，仍面臨數個重要挑戰。其一是於極深的高長寬比結構之無洞填充時，降低過多的銅沉積或承載，承載厚度會隨著TSV的形態而改變；另一個挑戰則需要低溫沉積介電薄膜的能力，如此一來，在TSV的製造流程中，晶片上熱預算才不至於超過標準。

chip123

諾發系統已發展出一套特殊高效的SABRE Electrofill@ TSV 製程，該製程使用享有專利權的設備，以及電鍍液達到最低過量銅之無洞填充，過多銅可降低75%，容許使用傳統的化學機械硏磨(CMP)代替客製研膜泥漿，此外，SABRE的最佳化TSV電鍍液提供較短的電鍍，因而能有較高的生產率。為了解決低溫介電膜的需求，諾發系統的VECTOR平台搭配著獨創的多站連續沉積結構(MSSD)，使得具有穩定且高良率的TSV製程，在崩潰電壓、漏電行為及晶片間的再現能力，與200度以下介電膜沉積的要求上成為可能。SABRE與VECTOR的應用簡化了TSV的製造流程，並開創了低成本、高效能3-D積體電路的廣範應用，諾發系統與IBM將一起合作評估與研發製程應用於IBM的3-D整合專案。
# C3 b# c  t3 l% e+ b) n
IBM半導體研究與研發中心的最傑出工程技術人員Subramanian Iyer博士表示：「早在1990年代中期，從雙方研發最初大量生產的機型開始，諾發系統與IBM在後段銅製程已有長久的合作關係，我們將利用諾發系統在電鍍銅與介電沉積技術的核心競爭力，期待雙方的再次合作」。

, v/ h7 e" N( m諾發系統行銷與客服部執行副總Tim Archer說：「諾發系統非常興奮能與IBM合作研發突破性製程技術。我們的SABRE系統提供卓越、有成本效益的填銅技術於矽穿孔應用，同樣的，我們的VECTOR系統中的MSSD構造，也使得在溫度200度以下穩定介電膜沉積成為可能，這亦成為這些新3-D應用裡的特別需求」。

orcad

感謝分享
...................................

lhwei

It looks like it is a hot topics. Like to know more to catch up with the industrial trend.

jupiterhung

很有興趣的 topic，感謝版大分享。

yalon05

It is so hot .....hot topic makes chip123 more shining.
! t3 w! u5 b5 j: s9 R$ Fthanks for share.

Roylo

IBM 真的已經做出來了嗎? 如果是, 那真是太厲害了~~

zhifj86

感谢分享~~~~~~~~~谢谢！

okeyla

回復 1# jiming
3 K' w1 Z* C; H  a& I

想深入瞭解一下.

jonshou

謝謝大大的分享,真好有需求.