諾發系統發表強化抑制鑲嵌技術提供32奈米無缺陷之銅導線製程能力

bmags

自進入銅金屬鑲嵌製程，對積體電路元件製造最重要的挑戰，是填入高縱深比的連結導線卻而無空隙。在新技術節點連續縮小尺寸要求下，增加了銅晶種及銅電鍍的複雜性，在嚴格的產品良率和可靠性要求下，重點放在減少缺陷。銅互連導線間的缺陷可由多種因素造成，包括圖案蝕刻後殘留，不連續的銅屏障或銅晶種層，銅電鍍過程中不良成核及電鍍和沉積。克服這些互連導線尺度縮小挑戰最重要的挑戰，是增加記憶體單位密度、縮小晶片封裝尺寸和增強迴路功能用途。積體電路元件製造商需要解決這些問題來達成下一代的消費性應用產品需求，如固態硬碟和智慧型手機。

) D# M' o- \1 P  a4 Q- X為了解決先進銅連結導線製造上的挑戰，諾發系統的研究人員研究出一種創新銅電鍍製程稱為強化抑制鑲嵌 Suppression-Enhanced Fill™ (SEF)的技術， 能擴及32奈米製程的缺陷排除能力。強化抑制鑲嵌過程採用諾發公司SABRE® Extreme平台獨特的能力，能加強抑制在晶圓上以及導線溝渠邊牆上緣的電流，同時允許銅沉積迅速從底部開始。此外，強化抑制鑲嵌增加銅電鍍初期銅晶種成核密度和減少銅晶種的溶解的可能性，導致銅電鍍鑲嵌是可以更容易地整合到今日的銅屏障層和銅晶種層。圖片顯示使用強化抑制鑲嵌填補32奈米結構的結果，代表這是一個成熟的無缺陷填洞能力。
2 {: D+ s# Y; l+ z! N3 ~
1 g9 |. H: x  k7 ~  |諾發公司電鍍鑲嵌事業群技術總監Andrew McKerrow博士表示：「我們的目標是提供強化抑制鑲嵌的電鍍工藝，使我們的客戶利用最小製程變化和資本支出來過渡到32奈米技術節點。我們的先進的記憶體和邏輯元件晶元製造客戶已應用強化抑制鑲嵌 在的32奈米技術節點，並已成為延伸到2x奈米銅互連導線技術的重要部份。」