Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 22502|回復: 21
打印 上一主題 下一主題

[問題求助] p+ poly電阻圍nwell的用意?

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-26 12:37:52 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問前輩...
5 {; N: e! P# m. Z一般在layout上...p+ poly 電阻要求外面圍一圈nwell主要的用意是什麼?
/ {' ?6 }: Y6 a7 Q8 H應該是要隔絕noise吧?其原理是因為n-well較深...所以隔絕效果較好?  z$ \5 U! `$ F3 J

- C) |; J' j* t' d/ b外圍的nwell電位需接到哪裡?最高電位或讓他floating?
0 H6 n8 C5 A! c6 C. H2 [1 Y- I! L這兩種接法有什麼效果上的差異?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2009-4-27 12:34:05 | 只看該作者
确实是隔离noise效果好!0 H! i( ]8 C3 j! o8 i* E
接高电位!
3#
發表於 2009-4-27 19:33:42 | 只看該作者
一錠是接高電位嗎?接低電位也可以的,因為NWELL和sub之間有個PN junction。在zero bias的時候,仍然有deletion region ,也能有消除noise的作用。
4#
發表於 2009-4-27 19:35:34 | 只看該作者
還有一種接法是接在res電位較高的一端,當然,這樣接會引入寄生電容。這個要結合電路來考慮。
5#
發表於 2009-4-27 21:38:31 | 只看該作者
謝謝大大的問題,拜大大的問題,讓我又多吸收了些知識  thank you
6#
發表於 2009-4-27 22:03:18 | 只看該作者
终于知道这样做的原因了,拜楼主的问题。
7#
發表於 2009-4-28 20:36:59 | 只看該作者

回復 3# 的帖子

接低电位收集noise效果没有接高的好!
8#
發表於 2009-4-29 20:49:08 | 只看該作者
我想知道外面圍一圈NWELL
0 n( ]1 r) A) P1 M
5 c/ _- g% Z( y. v是指外面圍一個中空的nwell,而里面圍著的PPOLY還是放在P-SUB上
: O& t3 ]/ X- k( l
* A& ?  \8 \2 n9 @" x0 c還是指這個p-poly電阻是畫在nwell里面的?

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
9#
發表於 2009-4-30 22:18:27 | 只看該作者

回復 7# 的帖子

我猜...Nwell接低電位應該會有電位差問題,造成效果沒有接高電位好,
7 X* O3 T$ h: C/ V0 ?, T或是沒有效果...
10#
發表於 2009-4-30 22:34:14 | 只看該作者
蓋整片的nwell,有時對特別的poly電阻會這樣劃,當然poly電容
! Z% X9 D; k4 t# ]也會,若接高電位的話當然也是接純淨的power。
11#
發表於 2009-5-2 15:49:39 | 只看該作者
建議接乾淨的高電位,一般是接analog power .......
12#
發表於 2009-5-5 09:28:10 | 只看該作者

回復 8# 的帖子

畫在NWELL�面,就是你畫的下麵那個圖所示。。。。。。。。。。。。。。
13#
發表於 2009-5-5 09:35:43 | 只看該作者
原帖由 trustrain 於 2009-4-30 10:18 PM 發表
' `" S, m4 J: O- ^7 o我猜...Nwell接低電位應該會有電位差問題,造成效果沒有接高電位好,! ^$ U1 q3 b6 v
或是沒有效果...
/ u* K* W( ^, ]( H# ^* G

: P( ]5 d6 O( x( |兄弟:
2 p- h: }$ g% r# L: m( ^& D
3 K  A" v& |7 \沒有電位差的問題,因為metal和si的接觸電勢差和PN結的內建電勢差剛好相反大小相等而抵消。接地電位的方法沒有接高電位的好是因為depression宽度没有接高電位寬。/ t* u* R2 N5 A
! ^. x8 m- b  B- _3 ^$ X. p! `
使得消除noise的能力變差。但是,接高電位需要安靜的電源,有時候這個並不是很方便能得到。
14#
發表於 2009-5-13 13:52:56 | 只看該作者
原帖由 alai 於 2009-5-5 09:28 AM 發表
3 Y) Q9 A- h, j1 p: ^( E/ p+ G畫在NWELL�面,就是你畫的下麵那個圖所示。。。。。。。。。。。。。。

' E0 b* y: ]9 l* Y' I: m% J, V4 w3 x: i8 o+ }
. X$ }% U2 O+ y& h% q+ j
如果是劃在NWELL里面1 H, w- F5 p" S, M
8 [; u5 g6 A0 t( f
哪我的看法是,雖然有隔離噪聲的因素在里面。但是更重要的因素,要去看FAB的layer generation file了,很多時候,由于不是所有的層次都是畫出來的,比如LDD是靠幾個drawing layer產生出來的。
8 L( w: E% A" O1 }; @6 j所以畫在nwell里面的ppoly電阻和劃在襯底上面的pploy電阻的阻值很可能是不一樣的,這個和FAB有關,而這才有可能是制定這條規則,讓ppoly電阻一定要放在nwell里面的重要原因。
( C( o) `9 M, y( A3 i; O; w1 ?# V8 {1 I% s: l2 _8 _5 R: h
至于噪聲,如果不是高頻的應用,由于ppoly電阻是放在STI上面的,哪么厚的氧化層,那么小的電容,所耦合上來的噪聲,我認為和電阻本身的噪聲相比,是微不足道的。
15#
發表於 2009-6-4 20:11:27 | 只看該作者
因为一般我们都用psub,为了实现电阻隔离,比如说隔离噪声什么的,用一个nwell,nwell还有一个作用就是在上面可以进行cmos器件制作!
16#
發表於 2009-6-4 22:07:49 | 只看該作者
我也覺得是避免SUBSTRATE NOISE COUPLING的考量..
17#
發表於 2009-6-11 00:19:51 | 只看該作者
又吸收到了一點知識- \6 m+ T3 C, Z# v6 ]
感謝各位大大的解說
* J, o* }! @; Y) l# p+ I哈哈推推推推推推推推推推推
18#
發表於 2009-6-24 14:58:20 | 只看該作者
发表下不同意见哈:
) l' d6 q, ^5 f8 p' p, L& K, q. Z
" o0 w+ p9 L# f+ I. ?) W我认为应该接低电位,但是一定要从pad直接拉过来的低电位,就是因为高电位很难找到,如13楼所说。接高电位,弄不好隔离环变成干扰源啦……
19#
發表於 2009-7-8 21:57:37 | 只看該作者

隔离衬底噪声的作用

隔离衬底噪声的作用,你图形中华的用中空的 nwell,个人认为没有什么意义。
20#
發表於 2009-7-10 15:25:41 | 只看該作者
不知道这样做有没有作用,其实最好能做个版本对比验证一下!呵呵。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-24 02:26 PM , Processed in 0.186011 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表