關於ESD input and output pin 保護電路設計

0918429587

這邊有人會保護電路設計嗎 ?
我想問在input  pin  以及 output pin 用的保護電路有些不同
; v2 w! s- O# B  `'
那我在設計上在input  pin 設計時有哪些要注意
# G2 T' m( E3 b+ u! H3 W5 qoutput pin 設計時有哪些要注意
: B* z* \; U& S  q) B, v- L這2個pin 有沒有甚麼規定有些電路input  pin 並不適用於 output pin
那設計上需考慮甚麼呢?

daidai

Usually, for CMOS process, PAD of input pin connects to gates of MOS only and PAD of output pin connects to drains of MOS only. The gate an drain of MOS has different breakdown voltage (BV) value. So , in some cases, different ESD protection design are needed for different pin types.

ritafung

For input pins, you may put PDIO + NDIO + small resistor to protect the gate oxide
For output pins, you may directly use GDPMOS and GGNMOS or use the output switch (if large enough) to forward the current to power / ground for +ve and -ve ESD pulse respectively
; e; `. n1 h; G. h1 ~" }3 K2 b0 I
: {" I% b1 G1 U4 A# yany other suggestion?

linger809

我覺得如果是類比電路這邊的I/O應該沒有太大的區別，基本上輸入輸出I/O是一樣的，如果走電流的I/O我們自行把metal加寬就好了（如果綫寬不够），甚至有時為了减少I/O上的電源域（避免esd保護網絡的電源過于太亂），都可以把信號i/o用在電源i/o上（但是你要確定你的esd－bus綫路的電阻足够小，tsmc要求clamp到每個i/o小于3歐姆）；如果是數字i/o就不一樣了，輸入輸出就有區別，有不同的triple－state電路控制信號進出，還有時序控制，poc，buffer的不同，這些都是要考慮的。
) m/ d2 L) k% w2 R
/ w1 g/ ?3 P- b- }請指教！謝謝

cthsu1

類比電路的 IO 通常要注意，
由於不能加電阻，
所以對於 Output 來說，
5 H" ?6 v( [- s/ c8 T當輸出級的 Width不夠大，就會被打死，
. c( Y, h. k. G, v- S6 t一般適用 Diodes + RC-Control PowerClamp 來解決

scy8080

原帖由 cthsu1 於 2008-9-8 11:07 PM 發表
" q' c/ R5 M1 U4 C0 S! X+ q: B) P類比電路的 IO 通常要注意，
: _: C- l- p9 V+ Y! e" Z! B由於不能加電阻，
" M! H$ U+ I* @' \- M所以對於 Output 來說，
% v' m0 d- x2 L! y  D! \% t當輸出級的 Width不夠大，就會被打死，
" ^9 H- I) b; Y5 a5 q4 R8 w一般適用 Diodes + RC-Control PowerClamp 來解決

2 O- I3 L, W1 K9 p' T如果模拟电路的输出级采用ESD规则layout，IO上采用GGNMOS和GDPMOS保护，是不是就不需要Diodes + RC-Control PowerClamp 结构电路保护？

semico_ljj

基本正确！

zsybook

补充一点，INPUT的IO需要加上CDM的doide，而在OUTPUT的IO上并不需要。

semico_ljj

请教“INPUT的IO需要加上CDM的doide”，是因为gate oxide 更容易被击穿？

scy8080

原帖由 zsybook 於 2008-12-7 09:00 PM 發表
) O1 o$ P* p; @0 w, h, g补充一点，INPUT的IO需要加上CDM的doide，而在OUTPUT的IO上并不需要。

" f! w: Y/ e1 p8 v( k+ y( I+ X
请教INPUT的IO需要加上CDM的doide是什么，怎么加？

ritafung

只需要在gate和body之間連上一個diode即可
; P5 C0 `+ E' N+ n因為cdm是從substrate透過gate oxide流到 input pad (假設此pad接地)
若加上cdm diode,它能提供一條捷徑從substrate流到input pad

scy8080

明白，谢谢
! u8 M" u$ Y! F1 |3 R7 n- {还要注意由于引入cdm而产生的latchup问题。

cthsu1

Input 可以  Output 不行  原因可以自己先想一想

shmiyi

小弟在此說出淺見
關於ESD input and output pin 保護電路設計
# @6 T* E% V2 ainput and output pin 最大不同處是input可以加限流電阻(電阻要加多少還是要下模擬)
output則不太能加限流電阻,原因是會影響輸出電流
& k7 S. y9 \. Y所以輸出級的元件都會依照符合ESD規定
3 \/ w( H! Z6 e8 Z* n3 P因此輸入和輸出ESD會有一點點不太同

taofeng

That's correct ! Normally the input pin is gate, so add current limiting resistor won't change the story. For the output pin, it is different!

werx

類比電路的話
0 e4 i" ?# M6 [  yINPUT通常大家都用N-diode and P-diode
0 y8 e4 d! ?2 S: P9 }. y5 _* k如果gate前有個限流電阻就更棒了
( `2 P: V. }/ E  r8 n/ H4 C原因是diode寄生電容小又好作又簡單
OUTPUT端的話通常是用output buffer的n p mos摟
不過最好在加個power clamp
. g  O: @1 T& L( ~2 z0 W, ipower clamp通常都用RC gate trigger NMOS
8 T; ~% c/ F0 {' T) j" \" e& P1 ]: \/ j有power clamp的話IO to IO test比較容易過  
% a* G. O- U  p( ?7 K不過我講的都是最簡單的電路
HV, mixed-voltage, RF CKT.就不太能這樣搞了
3 Y- f3 \( \+ ?
. j( T9 Z/ F2 v4 P小弟才疏

milo_li

真是太長見識了。謝謝各位大大的分享！！！！！！！！

tacopippen

又上了一課！感謝各位大大分享經驗

semico_ljj

回復 13# cthsu1
8 ]( b5 ~5 _" F
$ X$ p; P  s  v不是很了解，请详述之，谢谢

ihcnqkm

so many talented guys. I learnt a lot. Thank you very much !!