verilog 浮點數運算疑問@@

呆頭鴨

mas大..但是如果轉成二補數42010000之後
5 f, P, |8 r9 b4 s! _8 U7 [% r' G與41b20000 偏移值調整後42590000 做有效位數相加=425A0000 ←這樣吧@@?
並不等於C1200000 的說....

masonchung

42010000 (-32.25) 是IEEE754格式 也就是浮點數加法器的輸入A
) q' ?0 v* W0 f6 ?( |, A; B41b20000 (22.25) 是IEEE754格式 也就是浮點數加法器的輸入B
' Y4 G" X( m9 V這個浮點加法器內部輸入級 的功用就是偏移值調整後做有效位數相加

所以 浮點加法器內部 運算級
A=1101_1111.1100
1 H! o) p- n( `; S6 Z* t' JB=0001_0110.0100
9 ~9 u# ^; I) r- Z8 p( g6 }, |" K3 V# sA+B=1111_0110.0000 = -(10)

再透過浮點數加法器輸出級 轉換為IEEE754格式
2 t# O4 Q7 w$ r  Q# x9 u! F  Z: x; {輸出為C1200000

[ 本帖最後由 masonchung 於 2009-11-2 11:16 AM 編輯 ]

呆頭鴨

謝謝大大提點~又學到東西了...^^

另外想問做乘法運算
. H2 F5 M, h1 X3 K: s2 h有效位數直接a*b跟  a+a 加b次  哪一種作法在硬體上速度較快呢?
; s6 e+ W- a% L. _2 C除法也是如此嗎?

呆頭鴨

大大~另外請問使用quartus做波形模擬的時候,input有辦法設定輸入10進制浮點數嗎? EX: (22.25)
4 ]$ A1 J4 {# P- \$ t假如無法使用,這樣的話10進制的浮點數數值要如何輸入? 難道是輸入 A1= 22   A2=0.25  A1+A2=A  這樣訊號要怎麼分離@@~不知道大大有沒有聽的懂我的意思^^"

masonchung

input有辦法設定輸入10進制浮點數嗎?
因為你的電路功能是浮點數ALU 輸入自然是IEEE-754格式
  S" E7 C/ k) G) Q, @1 `先自行換算22.25 成IEEE-754格式 41b20000 輸入

quartus 用32bit 就可以輸入阿
) e/ J- [/ z+ M# k7 x0 W
3 i- Z, M3 \6 s5 G; C- \( |~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
如果規定要用10進制浮點數輸入
那你的輸入級就要多一個轉換電路
/ F% i% ~6 W( y- n可把非IEEE 754格式的浮點數(Fixed Point)轉成IEEE 754格式(Float Point)
( r2 ]3 k( g* Y% {4 R. a
[ 本帖最後由 masonchung 於 2009-10-29 01:13 PM 編輯 ]

呆頭鴨

如果規定要用10進制浮點數輸入
那你的輸入級就要多一個轉換電路
可把非IEEE 754格式的浮點數(Fixed Point)轉成IEEE 754格式(Float Point)
. \1 d. Q  p0 C6 f* ^9 u----------------------------------------
非IEEE 754格式的浮點數 輸入~ 是類似(22.25) => 10110.01 輸入至input ?
那在quartus看到的input是不是變成1011001 ?
. a9 l) [7 x# K' Y2 t1 e8 i這樣的話我怎麼曉得我輸入訊號小數點位置在哪@@?(10.5)=>1010.1
還是說要給input的訊號,其訊號源必須要產生固定小數點N位的數值.
假如訊號源固定產生小數點3位的訊號~
22.25=> 10110.010   第3位補0
8 a! S" ]0 Q4 G% @: K! k% I10.5  => 1010.100   後2位補0至第3位....是這樣嗎?  如果是這樣就可以在程式內部判斷[2:0]為小數[3:N]為整數.......不知道是不是這樣做?
0 \& N: v, x7 z4 o
-----------------------------------
input有辦法設定輸入10進制浮點數嗎?
quartus 用32bit 就可以輸入阿
* A" G& R# H! q& ] 這邊大大是說 我input寫成32bit就可以在模擬的時候使用類似22.25十進制的浮點數?

masonchung

小數點是人判定的,輸入不足位數要補0
硬體運算時對齊小數點即可

- K8 i, g4 _4 R; Q2 Q*******************************************************
4 B) B0 P. T5 F/ o41b20000 ==>32bit
" z4 D: U" y# ~7 j9 Y這邊是說輸入已經是IEEE-754格式
/ \; \4 A- A: I7 u6 K) y& z  M4 s5 `; C8 M*******************************************************
1 n0 C& ^( W' q+ {如果輸入是10進位浮點數 輸入quartus 後 要換成sign bit + 32-bit fixed-point
22.25 = (10110.01) 二進位 = {sign-bit=0,0016.4000} 十六進位
$ |- l$ M, F$ ^% e: n* U: ]
用fixed-point to float-point 轉換電路
換算成IEEE-754浮點數格式
就可以給浮點數ALU 作運算
. S! V) R5 r- ?! A
' O1 Z  X  K9 u/ o$ f; U[ 本帖最後由 masonchung 於 2009-11-2 11:41 AM 編輯 ]

呆頭鴨

謝謝大大~我知道怎麼做了

; D0 k4 x( d; e- ~7 r另外請問,做浮點數除法運算時 做法為 指數相減 有效數相除
2 z1 R0 x; u8 W2 A2 h但是為何A[22:0]跟B[22:0]的有效數相除時  C=A/B
! d' z; u/ W/ C' a如果A<B則無法運算
是除法運算需要用其他方式完成嗎?

masonchung

除法運算在FPGA 沒有DW IP
7 q3 C1 U3 c* F' Y6 C7 z( n所以可用布斯Booth 或 SRT 的演算法來完成
4 K; A! F% F; U# t
[ 本帖最後由 masonchung 於 2009-11-4 10:27 AM 編輯 ]

呆頭鴨

大大~請問BOOTH做除法器.是只要把乘法的+ -規則相反變- +就可以了嗎@@"
, h0 m1 ?; k; |8 W! r如果我乘法要一次判斷比較多位元規則該怎麼定呢??~因為網上找到的大多都是用2BIT作判斷~
+ A7 }% R) \2 [
: a; J5 q2 o5 }% l5 x% ^. G另外請問一下.SRT俗稱是^^?