|
|
我是數學系畢業的, 於民國90年轉入IC設計,* x( Q, ]- g+ Z0 C- Y
撰寫Verilog確實不難, 大約半年就可出師了,' V ~$ s/ l. @8 l+ T- o8 Q, X1 w
又加上有FPGA可以驗證, 所以出錯的機率著實不高, }7 J% M1 M l+ W* L, v) Z" |
但那只能說function work, 要達到量產, 還有一段距離,
) b% K3 C6 N2 i) _+ |% Y- a7 D以下是我經驗:
7 _) `8 E2 p5 E/ Q1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,3 D; U. Q. Z1 {& O6 Q
最難的就是analog與digital interface,
" t& W# {# e! R 常常就是analog simulation ok, digital用FPGA verification也ok,0 t& K5 K( L# @8 f6 v
但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
# m. ]) K0 E% |9 H/ s3 @2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,/ f, U0 F: ^) _0 X/ ^" {
但要怎麼把die size縮小, 那就是一門學問了.2 i w2 V' r4 G- d7 K' c+ I
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,
+ f! x# @, x* N& B* u( O9 r 但要怎麼把測試的覆蓋率提高, 又是個挑戰.
, i) r" C2 a: y6 e' B6 g) j; a4. 另外, 還有一個重要的課題...EMC,; j; h! Q$ R3 T% J/ m1 _
這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.% E& F$ {0 f! s& M7 @' i
5. 最後, 雖然有tool能修改code降低power consumption,2 v7 t% ~: f5 ~8 }7 ?) W( B
但不注意對正常function有時會影響到, 所以需要一些經驗值.
; v/ U$ P' H& H9 s( k8 n0 [: X以上就是我的看法, 給大家參考. |
|
IP卡
狗仔卡
發表於 2010-10-10 15:12:07
顯身卡
發表於 2010-10-25 08:10:05