|
原帖由 hiyato 於 2008-4-24 09:30 PM 發表 - a* I" ^* ?5 V8 v: B+ `
8 ?( m4 g6 J% D5 E恩~問到樓主我是甚麼學校?這個嘛!
% }+ `' D3 L! U, w不是台成清交,也不是中字輩,更不是科字輩,
' t& f; _( b' s% _6 {( q( Y小小的私立學校,就不方便透露了,
" k1 T$ T" B/ _( {% V4 w" |0 A6 d大家可以私底下交流。2 a! Y J: p- e& i
畢竟還是在學習中。: E) V! f3 |% V4 {1 _5 q8 g
PO上自己layout的一小部分,也請大家多指導,該如 ... ! H) c' U9 P- t( u
9 A1 `1 z4 u W+ v a$ I1 `
跟您說一下這樣畫的一些問題,希望能讓您進決賽時有幫助(去年我評分被扣的地方)* |7 I7 N$ I2 q3 h( }$ f% u
1.mos的等方向性...意思就是指如果mos都是放直的,全部的mos都要放直的,反之亦然,看您右上角的mos似手與其他mos的方向不一致5 {% P8 a5 q+ `9 f" A+ l" F9 F
2.不管是畫被動元件或是主動元件,都記得要補dummy mos 以及圍guard ring 非常重要...; @# M4 }3 v8 R
3.避免過長的走線,線跟線中間在規畫時,盡量能夠讓訊號線包在gnd 或是vdd之間
# c( H4 N' ?5 G% D* u最後,版上有人有分享矽拓的layout 講義,那份講義蠻棒的,建議去找來看看
* K, I$ Y/ r( \# Q- e我今年也有比...不過沒交XD...所以沒有進9 }7 q/ c& q9 v% y
分享一下我畫的rdelay' f% u6 ] E9 r* I( E
空間沒有利用得很好,左右留白是想在畫top的時候可以補其他元件進來,或是補gnd...: `0 \" Z8 w) a7 t: M* G: k2 n
8 F3 \) I: L' d- ^+ l. @1 y5 X; H" K! D4 @, \4 d+ ]* }; X! ] K% X7 z
[ 本帖最後由 Shouwei 於 2008-5-2 02:38 AM 編輯 ] |
評分
-
查看全部評分
|