原相科技選擇思源科技Laker L3 為標準客製化佈局系統

atitizz

（新竹科學園區訊）思源科技一百年股東常會，今天上午在新竹市新安路二號 (新竹科學工業園區管理局第一會議室)舉行，會中通過九十九年營業報告書、九十九年財務報表及股利分配案，同時於會中改選新任第六屆董事及監察人。
+ q; r) U# {' s. Q
( @- b) b3 Q( p0 G思源科技今日股東常會核准民國九十九年度營業報告書及財務報表，其中全年合併營收淨額約為新台幣2,177.5百萬元，稅後純益約新台幣461.6百萬元，每股稅後盈餘為新台幣2.22元。會中並核准通過每普通股配發現金股息1.35元(以扣除買回庫藏股4,000仟股後之流通在外股數計算)

本次股東會通過之新任第六屆董事及監察人名單如下:
(1)董事:呂茂田先生
(2)董事:鄧強生先生
9 i/ R1 v+ t$ S) D( h(3)董事:王峰根先生
  s! @, H8 R. d# p4 C8 Z. I  U) C(4)董事:黃炎松先生
1 M8 l$ d6 |8 g  i( s(5)董事:卓允中先生
" o& D4 `, g, H- X(6)董事:國立交通大學(代表人:蘇朝琴)
(7)獨立董事:巫錦和先生
(8)監察人:陳調鋌先生
(9)監察人:陳永財先生

同時本公司並於今(15)日召開第六屆第一次董事會，會中全體董事一致推舉呂茂田先生續任董事長。

globe0968

偵錯產品的領導廠商開放其設計智識平台，使用者可在系統晶片的設計及驗證流程中開發並重複使用客製化的Verdi協作應用程式

. T. _, u3 g; e& k$ y4 E. G2011年10月3日台灣新竹 —全球IC設計的EDA供應商思源科技今日發表了Verdi協作應用平台（Verdi Interoperability Apps, VIA），這是一個在Verdi自動偵錯系統上建立及分享客製化應用程式的開放式平台。這項由思源科技所提出的創舉，是EDA業界走向開放架構及著重各軟體間相互操作性（Interoperability）的重要里程碑。此平台讓使用者能在業界最受歡迎之偵錯軟體的智識資料庫中任意提取設計資訊，並建構了免費的交流平台讓工程師們分享開放來源碼的應用程式。

  T/ N+ e0 G1 I8 P" C1 ?& c+ yVIA交流平台包含了最新設計並可連結思源標準資料庫的應用程式介面（API）與一個專屬網站：www.via-exchange.com，該網站可讓使用者下載VIA介面、程式工具、以及能在建立Verdi客製化程式時使用的元件庫。目前已擁有超過六十個函數（functions）和程序（procedures），以及三十支以上的應用程式提供下載。這些程式是由思源科技的工程師們，Verdi的使用者，以及包括了Avery Design Systems, NextOp Software, Inc., Real Intent, Source III, 和 Vennsa Technologies在內的合作夥伴們所提供。

globe0968

思源科技驗證產品事業群副總許有進博士表示：「現今的系統晶片設計的驗證流程需要關於設計結構和行為的大量資料，而分析這些不同領域之間的內在關係對於一個完整的流程來說是極為重要的。要解決這個複雜的問題，需要將各種不同的商業軟體以及客製化工具緊密的結合在使用者的流程中。而我們的VIA交換平台提供了開放式的架構以及完整的相互操作性（Interoperability），可以為所有的Verdi使用者以及應用程式開發者解決這個問題。」
+ o* N+ I7 Y7 K" s5 R5 }! N. j
      瑞薩電子技術發展中心共通EDA平台發展部的部門經理Mr. Toshinori Inoshita 表示：「我們將Verdi視為標準的偵錯工具，並廣泛地使用在各個區域，而透過VIA交換平台，我們得以將Verdi的功能最大化。藉由VIA程式的幫助，我們針對我們的環境將Verdi客製化，使其更有效率而且更容易使用。特別是在萃取資料的應用上，我們能利用Verdi豐富的設計資訊以幫助偵錯，並提供我們的工程師們一個標準的設計平台。」
+ v. a' t) k( D/ c. n) p9 u
Verdi客製化的開放式平台
思源科技旗下獲獎無數的Verdi軟體是一套可加速理解包括了智慧財產組塊（IP）、設計區塊（modules）、以及系統晶片（SoC）等設計內容的全自動偵錯系統。這套系統建構在包括了專業資料庫、分析引擎、以及各種應用介面的統一設計智識（design knowledge）平台上。此平台能透過編譯、提取並保存需要的設計資料，進而充分展示存在於各個不同的設計、斷言、以及系統測試元件間的功能運作和互動關係。

globe0968

隨著VIA交流平台的發表，思源科技開放了儲存在其設計智識資料庫（KDB）和快速訊號資料庫（FSDB）中大量關於設計、模擬以及分析的資訊。藉由在思源的第三方工作夥伴軟體上使用這個經驗證過的相同介面，VIA交換平台的使用者可以將設計智識（design knowledge）應用在他們為其設計流程量身訂作的應用程式中。這個介面包含了開放來源碼的工具指令語言（TCL）程式以及C++程式，使用者可以很容易地建立有關設計理解、驗證和操作的應用程式。思源科技同時也提供了快速入門的操作手冊，以及一系列的訓練課程和諮詢服務，以幫助試用者學習並建立應用程式。
  a4 h' a6 }3 n: ]+ c! x
8 l* \. b5 R: r* w- ?# Q% Z4 P6 VVIA交流平台推廣重複使用的概念
2 w4 ~7 c( c* R0 D1 o- VVIA交流平台的網站已於七月廿四日上線，其中包含了Verdi開發工具、操作文件以及程式集。所有的程式都是以來源碼的格式撰寫，並授權使用者修改和重複使用。目前選出的程式涵蓋了包括設計查詢、工具及設計流程整合、設計風格及規範檢查等各個面向，思源科技對這些程式提供評級，使用者可快速了解哪些程式最常被使用。網站並提供了使用者論壇，工程師們可在論壇上互相交流並獲得及時的互動。
4 I4 W8 z: K6 Z, s6 z
VIA交流平台已在Verdi使用者社群中廣泛獲得好評（請參考 ＂VIA Exchange Launches with Industry Support＂）。在今年八月上旬開始一系列Springsoft Community Conference (SCC) 技術研討會中，VIA交流平台首次被介紹給使用者們，並成為研討會中熱門的討論議題，而在接下來即將在美國加州爾灣、德州奧斯丁、以及加州矽谷舉辦的研討會中，VIA交流平台也將被持續地介紹給使用者。思源科技期望VIA交流平台的參與者能夠持續成長，並鼓勵參與者至http://www.springsoft.com/techno ... echnical-papers/via 下載思源最新的技術白皮書，以認識此平台的技術背景與實現方法，以及其所能帶來的各種優勢。

mister_liu

ADVANTEST採用思源VERDI偵錯系統為其設計標準流程Advantest配置Verdi於其先進ESL設計流程的RTL驗證部份
% o2 m& X, E2 q- j( a; Z* o9 \
2011年10月17日台灣新竹-- 專業EDA軟體的全球供應商思源科技今日宣佈，已與全球半導體測試設備的領導廠商Advantest Corporation 簽訂多年期合約，擴大使用思源的Verdi自動化偵錯系統。Advantest 將在其增強型電子系統層級（ESL）的設計流程中使用Verdi以驗證經行為合成軟體合成的暫存器交換層次（RTL）設計。
9 _. q' r2 a0 S( ^2 D7 P, NAdvantest設計工程部的經理Shinya Sato表示：┌ 我們早在數年前就已使用Verdi作為用於本公司自動化測試機台（ATE）的各世代特殊應用晶片（ASICs）之RTL模擬以及設計分析的標準偵錯平台。  對於這些特殊應用晶片而言，我們必須同時兼顧品質與效能的超高標準。Verdi所提供的獨特先進自動偵錯技術能自動的追蹤到錯誤發生的源頭，而這正替我們省下了寶貴的工程時間與資源。┘
7 x4 A$ g. o0 B, O1 T' w4 `* J
Sato 先生並提到：┌ Verdi 幫助我們的工程師達到了上市時間和品質目標的要求。我們利用Verdi建立了從C到RTL 的先進ESL合成方法，以達成更高的工程產值。我們相信Verdi能在我們建立的新流程中，對驗證合成後的RTL碼提供特別的幫助。┘
3 H# S) g5 N1 }2 C  G
思源科技產品行銷部處長李新基表示：┌ Advantest對於提供優秀的技術解決方案已有悠久的歷史，也已被整合進世界上一些最先進的半導體產線中。我們很高興能見到其ASIC團隊運用我們的自動偵錯軟體，在快速成長的自動測試設備（ATE）市場中保持優勢。┘
' e. |8 D# ~  A
Verdi自動偵錯系統是思源科技的旗艦級先進偵錯產品，它能使工程師們理解複雜IC或系統晶片（SoC）之工作原理的過程自動化，並節省一半以上的偵除錯時間。尤其是在面對不熟悉的他人遺留程式碼（Legacy Code）或第三方智慧財產組塊（third-party IP）時效果更加卓越。這項全功能的系統使用獨特的分析引擎，能在時間軸上自動的追蹤設計行為，並提供各種不同的形象化視野讓使用者能觀察設計的不同面向，並分析設計中的因果關係。工程師更能使用其專利技術展現設計中的機能運作，以及程式碼、斷言（assertion）、和系統測試板之間的互動關係。

amatom

2011年11月15日日本橫濱 —全球IC設計的EDA供應商思源科技今日宣布，已獲得CM Engineering Co. Ltd. (CM-E) 採用Verdi全自動偵錯系統作為其標準偵錯平台。藉由採用Verdi，CM Engineering 期望能大幅改善驗證效率，針對第三方驗證服務中日益增加的驗證複雜度所產生的需求，提供即時而有效率地回應。
; D% v3 o. H: D) z; |* g1 F9 [
CM-E採用了先進的晶片設計與驗證流程以及高階的EDA技術，以讓工程師們能有效率地達成客戶的需求，並持續加強驗證環境。思源科技的Verdi偵錯軟體已被整合入此高階驗證流程中，Verdi在此流程中提供了業界最佳的自動化偵錯能力，並使流程中各種不同的軟體套件得以在單一平台及介面中順利地互相溝通，大幅增加了CM-E工程師們的產能，
CM Engineering總裁Mr. Atsushi表示：：「為了達成大型系統晶片驗證日趨複雜而產生的種種需求，我們的設計驗證環境需要最好的效能，因此我們採用業界的標準方法來將所有工具整合至我們的環境中。藉由在偵錯的部分採用Verdi系統，我們期望能達成更高的驗證效能，並減少在不同工具間的複雜介面需求。」

. n! ?/ q* z4 ]. a0 N思源科技日本區總經理Tomoyuki Kawarai表示：「在驗證複雜度不斷成長的環境下，要同時增加使用者的產能，是相當重大的挑戰。我們非常感謝CM-E engineers對Verdi系統的信心，也期待能透過我們的Certitude功能驗證品管系統和Siloti能見度增強系統，幫助他們進一步延伸Verdi的偵錯能力，以在他們最高階的應用中提供以斷言為基礎（assertion-based）的驗證和功率感知設計（power-aware design）的解決方案。」

amatom

Verdi自動偵錯系統是思源科技針對高階偵錯推出的旗艦產品。它能透過將理解複雜IC和系統晶片（SoC）工作原理的過程自動化，以減少一半以上的偵錯時間，尤其是在處理不熟悉的設計元件或第三方智慧財產組塊時更能發揮效果。此一全功能的系統透過其獨創的分析引擎，能將跨時區的功能追蹤自動化、提供各種強大的設計視野以將設計具像畫、幫助分析設計中的因果關係，並使用其專利技術將設計、斷言（assertion）、以及系統測試板（system testbench）間的相互關係及功能運轉完整的展現出來。
8 A  s. i& W( Y& M; p
1 M; S2 l8 I0 w7 p- O& qEDSFair 2011的參與者們可以在Springsoft K.K. 的攤位上（Exhibit Booth #F-14）見到Verdi偵錯系統的第一手演示。這項展覽將會在十一月十六日至十八日期間於橫濱太平洋展覽中心（Pacifico Yokohama）舉行，會中將展示涵蓋半導體科技和系統設計的業界領導解決方案。
. v* D# v: D; w: A! z' F+ n
4 Z$ M1 z6 P" o關於CME Engineering
CM Engineering針對任何半導體驗證的需求提供解決方案，其中包括了第三方驗證服務，以及針對改進驗證技術的諮詢與教育訓練服務。CM Engineering同時也針對使用其採用了基頻、射頻、智慧財產組塊核心、以及類比設計等技術的無線通訊網路產品的客戶，提供建立混合訊號大型積體電路的全方位解決方案。

tk02561

思源科技導入Laker Blitz產品   以晶片終端整合應用為目標 超高速晶片佈局編輯器, 加速實體設計與製造的銜接處理


2011年11月29日台灣新竹 —全球IC設計的EDA供應商思源科技今日宣布Laker Blitz晶片層級佈局編輯器已全球供貨。 Laker Blitz是Laker客製化自動設計和佈局方案的最新成員，主要使用於積體電路晶片最後佈局整修的應用，提供高速檢視和編輯能力，有效提升佈局到製造的晶片下線(tapeout)運作效率，適用於大量資料需求的設計， 如消費性電子產品中廣泛使用的先進製程系統單晶片 (System-on-chip, SOC)和記憶體晶片設計。
7 S( Y" f8 ^( F- R2 P' z$ r
! l, A; |! A" N' x. n" I晶片完工修整一直是時程壓力極大的工作，它是實體設計(Physical Design)進入製造前的最後一個步驟。除了需要合併大量的佈局檔案(GDSII)，還要再執行設計規則檢驗(DRC)與完成最後的修正工作。而目前使用者多數利用既有佈局工具或佈局檢視工具( mask viewer)的功能來完成此項工作。 然而這些工具並非專為晶片完工修整應用而設計，常因性能不佳或僅提供極少的編修功能而導致工作效率低下。

tk02561

相較之下，Laker Blitz為晶片完工修整需求而量身打造， 解決使用者所期面臨的困擾，提升了速度和生產力。相較於傳統的佈局工具，能以5到20倍的高速輸入或輸出GDSII資料檔。與佈局檢視工具比較，它不僅提供健全的編輯功能，並支援工具指令語言TCL (Tool Command Language)，便於流程自動化之整合應用。

思源科技客製化IC設計方案行銷部資深處長Dave Reed 表示：「對於晶片完工修整的工作而言，目前的工具和所需的功能存在著不小的差距。傳統佈局編輯器速度太慢，佈局檢視工具不是沒有編輯能力或是太少而難以使用，設計規則檢驗工具則未被適當的整合。Laker Blitz 兼俱速度、容量、與效率，可以顯著地減化高密度晶片下線(tape-out)的工時和達成高品質的要求。」
; |0 n6 M' N( d* f
% w% X4 x8 O. `4 ~: l% g# u光速般的佈局
" R+ P/ c( X" Z8 Q
時下奈米級晶片設計的檔案容量通常很大，Laker Blitz以創新技術提供快速輸入、讀寫、編輯 、和輸出超大容量的GDSII檔案。在Laker Blitz的環境中，使用者能夠輕易地載入、檢視和操控全層級(Full-Hierarchy) 的晶片佈局內容，也可執行子集(cell)、 指定範圍、或是全晶片的設計規則檢驗與錯誤修正。並且可使用進階功能來更進一步簡化編輯和除錯的工作，例如 Highlight-Net 等功能來追蹤重要的接線。
" I7 e. o& {* F+ N& M, u
思源科技Laker佈局環境提供可控制的自動化和無可比擬的軟體內部溝通能力，對於類比、混合訊號、和客製數位設計，使用者能以較少的工作量來達成優質的佈局結果。如今已有超過300家公司（包括很多家半導體領導公司）採用Laker佈局系統於20奈米的設計中。 由於Laker Blitz是建構在已經被廣泛採用的Laker客製化自動佈局系統的技術上，Laker的客戶可以受惠於相同的使用介面、功能、及既有的工具指令語言(TCL)、和整合的sign-off設計使用規則檢驗工具，Laker Blitz將是晶片完工修整的最佳選擇。

amatom

2011年12月5日台灣新竹 —思源科技(SpringSoft, Inc.)今天宣布，任命EDA與嵌入式軟體業界菁英Mark Milligan為公司行銷副總。Milligan將在思源美國矽谷的北美總部領導全球行銷團隊，擴展全球”思源科技品牌"，強化客戶與生態系統的交流，並鞏固其電子設計自動化(EDA工具)與服務頂尖供應商的地位。

7 O% U/ M! J0 @4 v$ JMilligan擁有超過20年的實務經驗，在加入思源科技之前歷任EDA與半導體公司行銷與業務開發的各種主管職務，擁有非常豐富的系統層設計與驗證領域的經驗。此外，他也積極參與重要的業界組織與聯盟並榮膺領導工作，幫助建構晶片設計生態系統，包括在Open SystemC Initiative (OSCI)組織將語言標準過渡到IEEE期間擔任OSCI總裁職務。

amatom

思源科技營運長兼執行副總鄧強生表示：「Mark為思源科技帶來新的建言與活力，在擴大公司產品線並將技術專業聚焦於全新領域的當下，有助於公司在全球永續成長的定位。我們期盼藉由他的領導、行銷策略方面的創意思維，以及在EDA與半導體的實務能力，來強化我們對於全業界協同合作的承諾。」

1 x5 d+ d: |5 l0 \3 J  z: ~! SMilligan指出：「思源科技是台灣的高獲利公開上市EDA公司，長久以來戮力協助客戶克服嚴苛的設計挑戰，並在技術領域大肆投資。我很高興能夠在這個關鍵時刻加入公司，為將這些創新技術發展貢獻到市場上的理想而盡一己之力。」
5 f  z( K! Z" j9 B& ?0 O" Y
Milligan在 EDA行銷與業務開發領域擁有豐富的資歷。最近一個職務是擔任Xilinx的執行顧問，協助運用FPGA領導廠牌Zynq™ 高擴充性處理平台建構客戶軟體與電子系統層(ESL)開發流程的策略。在Xilinx之前，擔任行動與嵌入式裝置虛擬化軟體供應商VirtualLogix (後來被Red Bend Software併購)行銷副總裁之職。
! k* @0 h. B. [; v6 ]
; w7 W( ?( h- q5 `  J5 D9 X4 v更早以前，Milligan曾任ESL方法與工具先驅的領導廠商CoWare之行銷副總裁以及Synopsys高階驗證事業部行銷副總裁。在Synopsys期間，他協助這家以邏輯合成工具起家的公司以Verilog Compiler Simulator (VCS)邁入驗證市場同時推出該公司第一代雲端運算服務。他也曾擔任Viewlogic的Sunrise Test Systems事業部總經理，建立了成為業界標準的結構化測試設計(design-for-test，DFT)方法。Milligan擁有科羅拉多大學博爾德(Boulder)分校的工程物理學士學位(B.S. in Engineering Physics)。

amatom

2012年1月10日台灣新竹—全球電子設計自動化軟體供應商思源科技，與世界級專業晶圓製造服務領導廠商華虹NEC（Hua Hong NEC/HHNEC），今日共同宣佈HHNEC已採用思源Laker客製化IC設計解決方案，運用於建立製程設計工具（PDK）流程中，同時也在其晶圓廠的驗證參考流程中整合了屢獲獎項的Verdi自動偵錯系統。

藉由思源提供的設計工具，華虹NEC已釋出第一版的Laker PDK，使其0.13微米的內嵌式快閃記憶體技術的客製晶片流程更有效率，並在偵錯與功能驗證流程中增加百分之五十以上的產能。華虹NEC所提供的0.13微米之內嵌式快閃記憶體是最受歡迎的嵌入式非揮發性記憶體平台之一，此平台可使用於微處理器、通訊設備、消費性產品、行動支付、資訊安全、以及智慧卡等等的應用上。
2 e: t7 Y; E9 j
華虹NEC設計服務部總監王楠表示：「身為提供全球客戶加值型晶圓製造服務的供應廠商，能否提供客戶包含設計套件和參考流程的世界級製程平台，最大化其產能和效率，是我們的關鍵使命。思源的Verdi及Laker系統在驗證和客製化的領域中是讓人信服的解決方案，因此我們相信藉由採用這些產品將同時嘉惠華虹NEC的內部團隊和我們的客戶。」

思源科技企業行銷部副總Mark Milligan表示：「Verdi和Laker在目前晶片設計的生態系統中扮演重要的角色，因為它們能幫助使用者在更短的時間內進行更多的功能驗證，並且花費更少的代價得到更高品質的設計。華虹NEC是中國最早的晶圓廠之一，同時也是此快速成長區域中的Laker PDK供應者，華虹NEC採用思源的產品證明了Laker在亞洲市場的領導地位與其所提供的價值。」

amatom

更快速地建立PDK
6 F2 L, F+ L1 o
% @1 E- X9 A" ~# S$ c9 b思源Laker解決方案提供華虹NEC高度自動化的環境以建立PDK，其中包括了Laker先進設計平台（ADP）、直覺而全功能的電路編輯器、使用專利Magic Cell (MCell™)自動產生元件的Laker客製化自動佈局系統、以及完整的電路導向佈局（SDL）流程，以加速實體晶片的實現。

華虹NEC的Laker PDK包含了針對晶圓廠的元件資料庫、參數化的MCell、驗證規則、以及其0.13微米eflash製程的技術檔案（Technology File），這些Laker PDK具有完美的穩定性、高度的耐用性、低耗電量、耐輻射性、以及和標準CMOS技術的相容性。當和Laker佈局工具一起使用時，這些PDK能將實體布局設計自動化增加產能並縮短開發的時間。現在華虹NEC的客戶已經可使用這些Laker 0.13微米eflash的PDK。
" s& |) k& ?; x, R* G" H) N
4 ~6 v+ q/ D1 l更佳的驗證產能
華虹NEC的參考驗證流程使用業界最佳的工具和方法，幫助工程師和客戶驗證其原始設計的功能，與經過製程後的技術結果前後一致。這個流程的產能也在整合了思源高階偵錯的旗艦產品Verdi偵錯系統後得到顯著的提升。此系統能將理解複雜設計運作內容的過程，透過其獨特的行為分析引擎、強力的形象化視窗、以及專利的信號追蹤技術而將其自動化，進而節省一半以上的偵錯時間。

amatom

關於華虹NEC
5 D5 j1 J$ Q# O: r2 o1 ]# h0 {上海華虹NEC電子有限公司建立於1997年七月，是中國大陸首間八吋半導體製造商，目前已是全球專業晶圓廠的領導廠商之一，提供全球客戶加值型的晶圓製造服務。華虹NEC在中國大陸擁有兩條八吋晶圓生產線，最大產能皆可每月生產九萬片晶圓。華虹NEC的總部位於中國上海，其業務和技術支援已擴展至台灣、日本、北美和歐洲等地。

華虹NEC擁有1.0~0.13微米的完整製程基礎，其作為號召的製程平台包含了內嵌式NVM、類比及電源管理、HVCMOS及顯示晶片、射頻（RF）及邏輯閘、混合訊號等等的分離元件。這些產品可廣泛應用在諸如通訊、電腦、行動電話、家庭裝置、智慧卡、汽車、SMPS、電源管理、遠距照護、綠能（風力及太陽能）、動力傳動裝置、鐵路運輸、智慧電網、廣播、LED顯示以及新照明設備（包括ＬＥＤ光源應用和節能光源）等等應用上。

華虹NEC提供全天候的一流服務，包括了設計支援、元件資料庫及ＩＰ、光罩佈局、晶圓製程、晶圓分類、可靠度測試及錯誤分析等等。藉由與事業夥伴們的合作，華虹NEC也提供了包括光罩製作、封裝及最終測試等的一站式服務。至目前為止，華虹NEC已獲得多項國際認證和獎項，例如ISO9001的品質系統認證、ISO14001的環境保護認證、ISO27001的資訊安全認證、OHSAS18001的職業安全健康認證、美國商業部工業暨安全局的VEU認證、以及TS16949品質管理的系統符合性聲明。根據這些認證，證明了華虹NEC能提供給客戶高品質的產品及資訊安全。

innoing123

2012年2月29日台灣新竹—全球EDA領導廠商思源科技與新思科技（Synopsys Inc.），今日共同宣布他們建立思源Verdi自動偵錯系統與新思的通訊協定分析器（Protocol Analyzer）之間的緊密連結。作為Synopsys Discovery VIP家族的一部分，新思的通訊協定分析器能讓工程師快速了解、鑑別設計中的通訊協定並進行除錯。透過這個連結，鑑別出的通訊協定違例和錯誤能夠無縫地傳送至Verdi的偵錯環境中，以進行訊號層的詳細分析，並快速地找出造成違例及錯誤的源頭。
& N+ o4 ?8 }% G, i6 Z  i
先進的系統晶片中包含了各種複雜的通訊協定，因此為了讓工程師們能在緊湊的專案時程中達成期望中的驗證覆蓋率，驗證智慧財產組塊（VIP）已成為驗證環境中非常重要的元件。而隨著通訊協定複雜度的增加，通訊協定的偵錯是目前系統晶片功能驗證中最困難且耗時的挑戰之ㄧ。這項合作是透過思源VIA（Verdi Interoperability Apps）交流平台實現的，結合彼此的先進技術，共同直接解決這些問題。

思源科技企業行銷副總Mark Milligan表示：「通訊協定的偵錯對系統晶片的設計團隊來說是一項重大的挑戰，我們和新思科技擁有長久的夥伴關係，並透過共同開發的溝通工具與流程，替我們共同的客戶解決驗證上的問題。VIA交流平台能夠整合業界的標準偵錯平台Verdi和新思的Discovery VIP，提供使用者加快通訊協定偵錯的完整解決方案。」

innoing123

新思科技驗證部門專家Janick Bergeron提到：「因為通訊協定複雜度的增加，如何有效率的對通訊協定進行偵錯以成為業界關心的重點。如何解決通訊協定偵錯中的挑戰一直是我們在建立新世代VIP時專注的關鍵。隨著這次的合作，我們已將通訊協定偵錯技術整合進思源的設計偵錯技術中，進一步的強化系統晶片的驗證效率。」

. Y: s- S- I- C0 |6 ?0 v' a: f% F" q驗證工程師們使用VIP測試包含了ARM AMBA AXI4, USB 3.0, PCI Express等等各種系統晶片的介面通訊協定。新思科技Discovery VIP家族中的通訊協定分析器提供以通訊協定為中心的偵錯方法，此獨特方法能讓工程師們能夠快速了解通訊協定的活動內容；鑑別出瓶頸所在；並針對不符合預期的行為，盡量去除不需要的詳細內容，以便能專注在諸如AXI transactions、 USB transfers、  PCI Express packets等等的高階通訊協定活動上進行偵錯。而思源科技Verdi自動偵錯系統，能夠在針對複雜的數位IC元件、設計區塊、或整個系統晶片進行驗證時，加快諸如尋找、分析、改正錯誤源頭等等程序的速度。

4 O) p8 k; w  Z) z此一整合了通訊協定分析器與Verdi的流程能讓使用者無縫且同步地接觸通訊協定中的交易、移轉、封包、訊號層分析等等訊息。這讓驗證工程師們可以專注工作於最重要的領域，以決定造成通訊協定違例的源頭，進而加速整體系統晶片的偵錯流程。

amatom

2012年3月28日台灣新竹 -- 全球EDA領導廠商思源科技今天宣布，意法半導體 (ST) 已採用思源新推出的Verdi協作應用平台（Verdi Interoperability Apps, VIA），並成功建立使用於Verdi自動偵錯系統中的客製化驗證應用程式，以在ST的晶片設計流程中大幅提高產能。

思源科技屢獲獎項的Verdi是一套高度自動化的偵錯系統，它能加速理解複雜IP元件、設計區塊、以及整個系統晶片（SOC） 中行為的過程。而VIA平台則提供了軟體環境與Verdi資料庫間的連結，讓使用者能夠根據不同的需求快速地創作並整合客製應用程式。ST的工程師們已建立了許多VIA程式，藉以將邏輯模擬的違例檢查過程自動化，並分析其報告以找出影響可靠度及良率的關鍵因素。

工程師們已經習慣使用Verdi中的各種視窗對設計進行偵錯。而透過VIA平台，工程師們能利用Verdi的強大功能自動讀取晶片測試報告，並在實體佈局圖中顯現出來，以進行更精確的錯誤分析，找出潛在的問題。

6 i- J2 p. G# J藉由VIA平台，ST的驗證工程師建立了一支TCL程式，能大幅減少用人工尋找違例邏輯、定位並顯示於Verdi偵錯系統、將相對應的訊號加入波型顯示器、並追蹤至正確的時間和時脈等等動作上耗費的大量時間。工程師只需簡單地將違例報告讀進Verdi系統， Verdi系統便能自動處理所有的動作，以節省大量的時間。
- J4 E* b# R  `0 r2 H: @" h
思源科技企業行銷副總Mark Milligan表示：「身為資深的Verdi使用者，ST幫助我們確定了正確的產品策略，也支持我們在開放式解決方案和建立軟體互相操作性的技術上所做出的承諾。」

liu.leon

目前laker 比cadence還要貴
但貴有貴的好處
L3功能 在原相公司應該是用CDL  IN 方式layout,所以應著重於floorplan 和拉線方便而已
  M+ r1 @) d0 j5 E
, q3 ~, C6 G3 d  ^" |2 f如果要發揮L3極大功能~~需要加入UDD和toolBox 這樣畫起layout 就很方便

globe0968

2012年6月6日台灣新竹 — 專業IC設計軟體全球供應商思源科技(SpringSoft, Inc.)今天宣布，該公司實體設計事業群副總經理李炯霆獲選加入晶片整合倡導組織(Silicon Integration Initiative，Si2)的董事會(2012-2013)。Si2是業界頂尖半導體、系統、EDA與製造公司的最大組織，致力於開發和推廣標準以改善積體電路設計和製造的方式，以便加速上市前置時間、降低成本，進而克服次微米設計的挑戰(www.si2.org)。
, |7 {- l* i0 G! c2 w
李炯霆將為Si2董事會貢獻超過25年的EDA與半導體業界經驗。在擔任思源科技研發副總之前，曾經是Nanovata Design Automation共同創辦人兼執行長，並歷任Nassda、Avant!、PiE Design Systems, Inc. (後來與Quickturn Design Systems, Inc.合併)、AMD與AT&T貝爾實驗室等的各種經營管理與技術開發職務。李博士擁有台灣大學理學士學位，以及加州大學柏克萊分校電子工程博士學位。

Si2總裁兼執行長Steve Schulz表示：「思源科技建立了自己在提供開放、可相互操作解決方案的領袖地位，對OpenAccess的長期貢獻就是鐵證。我們歡迎思源科技與李博士加入董事會，並期望他們能夠發揚自己的全球業界思維與協同作業方法，這兩者都是確保Si2任務永續成功的關鍵。」
+ C- G* W5 [- B: ^0 p  Z! {
思源科技李炯霆表示：「Si2的工作對於發展晶片開發方法非常重要，也是業界未來成功的關鍵，本人很高興能夠擁有這個殊榮加入Si2董事會。我期望能夠幫助Si2帶動開放標準灌注到實務解決方案中，以實現更高的相互操作性、更快速的創新、和新一代IC與SoC設計。」

mister_liu

思源股東會通過股利分配現金股利1.8元

（新竹科學園區訊）思源科技一百零一年股東常會，今天上午在新竹市科學園區工業東二路一號 (科技生活館愛迪生廳)舉行，會中通過一百年營業報告書、一百年財務報表及股利分配案。
  P1 D/ J, _* S4 Q0 n4 d
, o/ |) `: }$ V4 E思源科技今日股東常會核准民國一百年度營業報告書及財務報表，其中全年合併營收淨額約為新台幣2,276.3百萬元，稅後純益約新台幣568.9百萬元，每股稅後盈餘為新台幣2.78元。會中並核准通過每普通股配發現金股息1.8元。