|
推薦
樓主 |
發表於 2012-9-15 12:56:57
|
只看該作者
├─doc: N3 l: W: N8 w9 v% h
│ ├─Cortex-M0_TechnicalReferenceManual_Frame2 L0 q" e- U% M+ N
│ │ └─graphics
! n _; w& g' M f8 \│ ├─Cortex-M0_UserGuideReferenceMaterial_Frame
! s/ Y8 |" L% d3 q' d0 g& G; S! U4 b│ │ └─graphics
0 F3 b3 R+ O+ H3 ^, n0 K│ └─Cortex-M0_UserGuideReferenceMaterial_XML B% t. p) B9 V, _+ M2 A
│ └─graphics) R0 ^1 c8 m& i& N
├─implementation
& Q, Q$ n8 X; Z# V0 v0 i│ └─vectors
2 e' H" W5 w/ |" d2 @' A& y│ ├─CORTEXM0IMP3 u4 X2 i& Q/ n: T
│ │ ├─crf
* z' E x4 @4 z6 \, X" j0 |( q" I│ │ ├─srpg
: I9 ]- E9 I: b* ]│ │ └─tbench9 ?# V+ U9 b0 O/ D/ k" S: [
│ │ └─logs% h/ ^4 I7 N7 p- ]6 a
│ ├─CORTEXM0INTEGRATIONIMP2 }1 i5 M- d$ x# ?0 Y
│ │ ├─crf2 b' A$ j+ R, Q% p. X6 F
│ │ ├─srpg
9 w# |8 {% b v4 g% O, r: B, z│ │ └─tbench
, W& u6 P% X7 z" C# q, y# v│ │ └─logs" P7 Z* t* v+ z+ `5 x, F
│ └─tools
% y: _% |+ i* p5 _│ └─VerilogCrf/ w/ Y: P8 o. j; F2 x7 F
├─integration_kit; ?8 h/ x1 r7 p5 f: {. r
│ ├─logical/ N5 x+ N7 q7 {- s
│ │ ├─cm0ikmcu
" x, j4 |2 e# L; |; N4 b) m T# H│ │ │ └─verilog
" O0 {$ A7 p0 O5 Z- W3 y a: @│ │ └─tbench
4 P* V$ c5 w7 P* u) R% }. \$ i; ]│ │ └─verilog" @# A( Q3 d. h
│ └─validation
+ y1 h$ O( z% d1 B│ ├─glogs* g( ?1 E6 x" S
│ ├─logs
+ Q9 Y# ` f! x, G& c│ ├─mdk6 [9 P- V5 y1 H) X
│ ├─srpg% B' U* l9 X' ]. P$ s, o
│ ├─tests
2 E$ t' |3 a7 S! ?& |/ h1 k% {( L│ │ └─CMSIS
) f- m4 M6 w ]: E│ │ └─Core6 X$ r2 f& n+ r; n- i
│ │ ├─CM0
: p" i( C3 J7 p+ W% [8 S+ E│ │ └─Documentation `7 }1 T8 ]4 X
│ └─vectors
; ^0 |0 p+ ^- x% U+ E' u├─ipxact' c3 Q8 o" f5 N, w! v( |' }$ e+ ~
│ ├─busdefs
/ l4 Z0 d, S' u' d/ z: _│ │ ├─amba.com: b v$ q. n8 d& u
│ │ │ └─AMBA3/ }( E5 F. T) i8 j: r
│ │ └─arm.com
. h6 i4 d+ ]7 ]( r' r│ │ ├─CoreSight8 A( Z. B' \4 O/ |, H
│ │ ├─Cortex-M0
# A4 A6 b' y ]6 ^6 f; R% q f│ │ └─CortexMCores
" a2 M9 S+ N) n0 [│ ├─channels9 X, B+ I) u1 t; P0 q$ K
│ │ └─arm.com! z: ?5 E" \- K9 }! e4 x- O* Z
│ │ └─Cortex-M0
$ B$ @1 f: P- }6 r│ │ └─rtl
0 [( ^+ L! s0 L& I# z│ └─components
/ [$ O* J$ B+ Z7 U D) D. Y4 \: r; y│ └─arm.com5 t2 i: ?5 Z4 R' C4 i# b3 @
│ └─Cortex-M0
6 o9 s- ~9 _9 I1 N w0 `8 v9 \ }2 G% O└─logical
5 P5 }+ s" Q" a3 j O ├─cortexm05 d7 q4 Y2 @, r) G
│ └─verilog; t3 u% \( d* D1 D
├─cortexm0_dap
( M9 M" j* [, P' p- A9 t! b │ └─verilog# ?1 `; ^/ V7 u% n* [1 x0 B
├─cortexm0_integration. W* \6 r* n/ q
│ └─verilog
; l6 x0 S. Q( s; m9 f ├─models6 v7 G" T: x# D) L+ m. }. a
│ ├─cells
" ^) p* N! ?# b8 c m' c │ ├─cpf' E9 v. E3 o0 n; N5 A" `
│ ├─upf
6 }$ J( x1 N: p# a4 s4 T; l0 `- l │ └─wrappers
2 U( z9 ?* d% ` ]3 n. U$ F" o └─ualdis
; P3 m+ M. g3 }( \ └─verilog |
|