Chip123 科技應用創新平台
標題:
brief for Cortex-M0/M3 Logical Validation Implementation
[打印本頁]
作者:
sinoicboy
時間:
2014-3-7 09:46 AM
標題:
brief for Cortex-M0/M3 Logical Validation Implementation
├─doc
P, J9 Y& N& x) q3 Q$ @( M
│ ├─Cortex-M0_TechnicalReferenceManual_Frame
7 R* d+ P) y2 o6 _6 u- M' |4 N
│ │ └─graphics
4 K: [4 Z- q' M u; r4 M
│ ├─Cortex-M0_UserGuideReferenceMaterial_Frame
# Q, q1 l: {, {& D, O @
│ │ └─graphics
. P! S% H+ v$ `; o
│ └─Cortex-M0_UserGuideReferenceMaterial_XML
( L" s5 x5 E/ _- R
│ └─graphics
# Y" `3 P5 o, T
├─implementation
6 Z/ H S- e% c7 s
│ └─vectors
8 I2 p: l3 l0 w- K
│ ├─CORTEXM0IMP
7 ?( a% Y5 V' J, t; x& P. m; P( [
│ │ ├─crf
7 Q6 X+ [) [) I# ^! Z
│ │ ├─srpg
0 k( z. s+ d/ X) M; Y9 {2 [0 X
│ │ └─tbench
/ Y; Z& F( j+ |1 u" V& _+ y8 A
│ │ └─logs
& L* ]; e1 \/ r) \6 L. l1 y
│ ├─CORTEXM0INTEGRATIONIMP
# c: p B4 X& I' d/ K
│ │ ├─crf
, Y# q- R: H! C6 P
│ │ ├─srpg
9 [$ q9 i' e5 ?" g) j
│ │ └─tbench
' n( _" x/ ]( l" K9 E: h' X
│ │ └─logs
+ u6 q: w: p) o
│ └─tools
+ W$ S4 w& y$ E8 Z
│ └─VerilogCrf
) _* M/ r5 H" P
├─integration_kit
4 i" @( i9 n/ | ~0 G: V
│ ├─logical
/ O6 R# H# c5 Y* d3 I
│ │ ├─cm0ikmcu
9 D1 Y% F* G2 A
│ │ │ └─verilog
! M+ N6 ~# }! I1 Z
│ │ └─tbench
9 Q7 Q1 ~$ S! U8 P' t2 {: D2 i3 k
│ │ └─verilog
- V/ z/ P" K }8 y2 N5 J
│ └─validation
) b! y, O: l3 ]1 I8 Z. |; c
│ ├─glogs
8 _* r0 d( b, _! Y [; t
│ ├─logs
5 g: ]% i" s e# R7 ~
│ ├─mdk
1 H! K9 ]7 ^ o5 d) a7 W
│ ├─srpg
* Y2 E0 J/ R* A8 X/ r& D1 \
│ ├─tests
: L) c- n& G# z$ F! F6 W6 [: v
│ │ └─CMSIS
: M) w" O& g, [ _' \- A% a
│ │ └─Core
- M7 j/ S6 e8 D# y4 w
│ │ ├─CM0
9 ?& X \: y0 P1 Z. g
│ │ └─Documentation
. Q# P/ R. d: l" j0 ]
│ └─vectors
0 X+ h: M4 r8 I. Z6 u
├─ipxact
! d) N! s( h$ j N' ?
│ ├─busdefs
( l4 x. L1 a2 @
│ │ ├─amba.com
+ }; x5 b8 Q' i; ]9 u; W; r
│ │ │ └─AMBA3
T7 k0 ]4 G4 J Y: V/ Q2 s
│ │ └─arm.com
8 i3 o6 D9 ]3 `! Z
│ │ ├─CoreSight
; G& ~% V- {/ o2 L* X
│ │ ├─Cortex-M0
9 H, Q( ]/ K/ p8 K. h
│ │ └─CortexMCores
/ U, q4 G: d$ X- T% u
│ ├─channels
4 c! ~) o% Q* T% s+ e3 p
│ │ └─arm.com
0 C- r( p" W- q/ i7 g- Z
│ │ └─Cortex-M0
# w& ]# q7 K5 J# f$ y
│ │ └─rtl
* T9 I- n6 Y5 T. y
│ └─components
) t) E. y7 A3 o, ]# I
│ └─arm.com
5 W* X/ B4 C0 d3 a) t
│ └─Cortex-M0
& b; M+ i" `, ]
└─logical
# L8 C0 D, w' i# B+ |6 i; \* N
├─cortexm0
! L6 [/ z, v: ^& k: y$ j
│ └─verilog
2 o! A: x6 { I% d* M
├─cortexm0_dap
- j/ c+ V% h9 L- I6 Y
│ └─verilog
% {: W* S, Z" H1 j5 K6 w4 m7 J
├─cortexm0_integration
w6 S$ [- p" U! s) Z
│ └─verilog
& E5 b0 z' f; r4 s" A
├─models
+ R) F- F% e. }7 d: C; n
│ ├─cells
6 \5 t1 Z4 ? y0 y: v, b
│ ├─cpf
4 q% `. {2 \4 S1 c2 F: b, x( Y2 ]
│ ├─upf
$ @$ v5 F" A- K# ^6 g5 p! _
│ └─wrappers
& r4 H! C: b1 {# K8 r. D) e
└─ualdis
9 d- c! V0 c" [( k$ ]7 I
└─verilog
2 r1 u" i6 i, I6 [. G5 H
作者:
sinoicboy
時間:
2014-3-7 09:47 AM
├─AT420-DA-03001-r2p0-00rel0
( q' V, W* d0 C3 l
│ └─docs
+ v+ B; P" J& E$ m
│ DDI0337G_cortex_m3_r2p0_trm.pdf
2 S) D, t" O' ~" k4 I) @2 M0 e) @# K
│
* X4 m" |1 B/ O
├─AT420-DC-02008-r2p0-00rel0
# o6 z. X5 `7 I: R% m, P
│ └─docs
+ i8 j4 S! X8 ?( h# E1 d- ?
│ DII0194A_cortex_m3_r2p0_csg.pdf
' n" |: w9 D. @: g/ k5 b* U
│
9 D1 Q# _8 e2 `. S1 l% S" R
├─AT420-DC-13001-r2p0-00rel0
& P- C1 Z2 {; M# g* l( s0 C
│ └─docs
' d7 P3 v- M- |/ F8 ^2 e
3 V6 D) W8 @2 p3 F- G/ c8 p4 h/ y& S, N
│ │ │ CM3CodeMux.v
& ]* r- y6 q/ M& p, x4 g& D) s
│ │ │ CM3flashmux.v
$ S& H+ o3 m- @7 `
│ │ │ CM3ROMTable.v
# Z" q$ t% A" y& W+ ^( J6 h
│ │ │ CortexM3Integration.v
4 u, N( |) g( f3 b9 O, G5 i
│ │ │
0 Z; _: a9 L8 r
│ │ ├─dapswjdp
1 C3 v* S/ U& N* H) \1 j
│ │ │ │ README_DAPSWJDP
& b3 g. ^0 u: C# Y4 E% B& i
│ │ │ │
6 i3 d# B2 Y0 B7 D
│ │ │ └─verilog
% F$ ^. L* d7 R
│ │ │ DAPDpApbDefs.v
! W9 u# E4 r& X: T# W1 [. l+ i ?
│ │ │ DAPDpApbIfClamp.v
3 r9 n" X4 X7 ?4 T: a7 [- s
│ │ │ DAPDpApbSync.v
7 W; ]& B, _# P) ^! o" g: H
│ │ │ DAPDpClamp0.v
. I; Z( C+ n! z" p. n
│ │ │ DAPDpEnSync.v
) [ G8 I4 l3 Z! p# K
│ │ │ DAPDpIMux.v
% c, K+ m/ ~+ J. n$ q8 s0 L
│ │ │ DAPDpSync.v
8 o3 C$ B+ Q. h
│ │ │ DAPJtagDpDefs.v
. t0 u4 ` g# x) c
│ │ │ DAPJtagDpProtocol.v
* A* G6 A8 E4 k$ D
│ │ │ DAPSwDpApbIf.v
9 P& W3 @9 b3 D ^! T0 ?2 c
│ │ │ DAPSwDpDefs.v
2 S& i: } V* g4 b
│ │ │ DAPSwDpProtocol.v
7 q6 `6 G# j* ]/ M1 s, {1 @
│ │ │ DAPSwDpSync.v
( t& B# V- L) q# J$ Z: B5 R
│ │ │ DAPSWJDP.v
$ \& e e* O r5 w8 f
│ │ │ DAPSwjDpDefs.v
0 a5 H) S8 i0 I6 K4 i
│ │ │ DAPSwjWatcher.v
& D' J F# D2 w6 [' `
│ │ │
7 Z+ k# H% f0 D% [2 D
│ │ ├─models
, e6 q# D4 r8 q4 ~& J! F# ]0 ]
│ │ │ └─cells
4 v- o, D1 B. Z; A
│ │ │ CM3ClkGate.v
4 r! `* {" e( @8 r d* I( I
│ │ │ CM3EtmClkGate.v
4 L" _: n: J4 w; u6 ?' K, l% U
│ │ │ CM3Sync.v
% p' y( M4 u% I# r
│ │ │
: ]/ z2 x- j9 l5 M8 k( w, O6 q/ |
│ │ └─tbench
J2 A& \# Q; j
│ │ └─verilog
8 h6 V0 A, _: L8 T1 U3 u5 c& d
│ │ AhbToApb.v
( l" c: t8 {% k7 `
│ │ AtbLogger.v
% R# c- G5 l7 L1 a
│ │ BusMatrix.v
7 o i) T' F _7 q
│ │ ClkReset.v
+ e7 h' ?$ |- p
│ │ CM3BusComparator.v
1 Y* N$ l. h+ O1 M0 q( R
│ │ CM3BusGasket.v
. _! D" l; B3 }( \, f9 U, X- }+ [7 L
│ │ CM3TestExAcMnAhb.v
7 e. H* y: A2 T4 c) ^
│ │ CM3ValAHBSplit.v
) j6 y( M( q2 `
│ │ CM3ValApbTrickBox.v
/ n4 ^. ?8 M1 R" [
│ │ CM3ValBusCompareCtrlReg.v
- E! n6 ]9 z; a A! m+ Y5 n7 B
│ │ CM3ValControl.v
4 r y: Z3 B( j* v
│ │ CM3ValDebugCore.v
) ?9 r t) m- S8 b$ v
│ │ CM3ValDualPortRAM.v
9 t# u5 p6 b7 z U) C2 R" [
│ │ CM3ValDualPortWrapper.v
7 u! G c) F9 `% d- m# C# m( w: b5 ]
│ │ CM3ValETMTrickBox.v
. n' p7 ^: A# O. j- S3 k$ @
│ │ CM3ValHTMTrickBox.v
6 M( I& O6 M. a& T; w& Q% o
│ │ CM3ValIRQGenerator1.v
! e% z4 N" D1 t0 k% F) o9 z
│ │ CM3ValIRQGenerator2.v
, l: {3 z& q1 Q% M
│ │ CM3ValJtagTrickBox.v
) A1 C' \* F1 n+ z) K& d( W4 f9 G
│ │ CM3ValMemory.v
2 s, t: V# P b2 U4 Z) w* m( G
│ │ CM3ValPMU.v
4 j+ v% l9 P, \' V: o9 {! E( z C
│ │ CM3ValRAM.v
& u6 d9 _- A8 J/ C+ y$ w7 y i
│ │ CM3ValRAMWrapper.v
0 G+ z; D& \& o+ S9 \
│ │ CM3ValScratchPad.v
! ^( y0 q3 X6 k0 H- C
│ │ CM3ValSWCapture.v
* { G% f. M- {8 S& C% x# p
│ │ CM3ValTBDefs.v
) i: O5 B1 Y# j5 _2 [
│ │ CM3ValTraceOutput.v
$ U+ j. I# w+ s, m# Y5 W
│ │ CM3ValTraceSync.v
% i/ k9 [+ S" e
+ i: V1 ?# i( h0 j% J; F5 H
│ │ │ exclude_list.sc_waitstate
$ y8 ]4 q4 C" h
* l8 p& j. m1 J% D
│ └─fe_tsmc090g_sc-adv_v10_2007q4v2
8 w# {" h# H4 B! O6 A8 R
│ │ scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB
, g- v$ J; e5 T# _# H& C! R
│ │ scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB
5 @% S! C3 _2 ?6 H. g
│ │ scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB
8 l: G2 K2 W+ s, l1 x
│ │
" [ n. g5 I/ z
│ └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
; B. I- r$ n$ Q
│ cells_1.geo
( \" |8 H: E, J8 [+ _; ?
│ cells_1.pwr
( r) D6 Y5 [" P* l/ N; C
│ index.cli
! K t2 v) ~4 k4 ]
│ README.TXT
( l; @( P/ N: {/ J
│ rulesets
% H- i. d9 n& ~0 Y7 v; v9 M
│ VERSION.TXT
`6 D+ J6 a+ R" E
│ vias_1.geo
- `/ b1 n3 [( H2 y3 `8 D: A8 }) _3 l
│
+ U7 Z' V! F5 N# B3 w6 ]' \- b( T
└─tsmc
8 M9 ~ R8 }, ~* ^* X
└─t-n90-lo-sp-002-f1_1_6a_20060914
/ K* |. f% J$ }1 S+ T! V0 p: d
└─6X2Z
9 m1 o# P2 s3 n8 m
corner.defs
作者:
mdtjason
時間:
2014-11-11 02:41 PM
回復
2#
sinoicboy
% c, E0 p) `+ B) j4 e8 Z
' I8 O. i! j7 I8 }" C
4 R3 z& r6 s5 R, h! ?
thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~``````
作者:
talrasha
時間:
2015-2-2 03:41 PM
thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~
. W! n `3 O7 D# }; e( C
作者:
jm2000
時間:
2015-8-3 11:25 PM
Chip123 科技應用創新平台
作者:
jm2000
時間:
2015-8-3 11:31 PM
thanks~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~``````
+ D6 r y o: D! a0 s
作者:
cjwei
時間:
2015-8-7 01:47 PM
The Future for the IOT, M0 and M3 will dominate the market.
) P8 S4 h/ D- j E, ^2 _% c
作者:
yumumu1991
時間:
2018-10-22 05:23 PM
感谢分享!不知道是不是有用
; N N5 m8 p* {" X, E; s1 ~
作者:
msoc
時間:
2025-2-11 06:41 PM
Cortex-M0/M3 Logical Validation Implementation
歡迎光臨 Chip123 科技應用創新平台 (http://free.vireal.world/chip123_website/innoingbbs/)
Powered by Discuz! X3.2