Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
$ E* g& n" X) @% l* o  |9 g5 o找了書來看，上面都只有單端的例子 = =
/ F7 L0 H4 Q" l- Y9 X# [$ k現在跑fully differential感覺問題非常多 @@
/ g+ y7 U' G' z. S( R
我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
6 T# \+ J$ k- D
% C- a0 s$ [! l$ r- X1 S6 U( M1.
首先，問題在於差動輸入端的描述
" f$ W3 g! g; e* i; a- O我是考慮VCM相同，然後再灌入差動小訊號
" I0 p3 S4 Q8 R2 e
: i* N# |) l$ |- y' Y: M) ~*輸入端的描述
vd 9 0 dc 0 ac 1
# i  u# x9 \" Y8 K9 B3 Jevd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0

8 M6 @* ~5 P$ t+ c& ~: Z- Y/ d
這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
+ X5 F# x7 |  l7 V& O不知道這樣來描述差動對的輸入端是否是正確的？



+ u* b9 E: b" \- @9 V
$ L) p: t# X; g) }- p0 o, G2.求雙端輸出的gain
& y: R$ w! W) g! S6 Z! k
*讀取輸出端的描述
% I6 X/ D. v' Q" `& A6 @.print ac v(out1) v(out2) v(out1,out2)
4 O- h; {3 H. C6 p$ a.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
0 \% B" C" D6 |/ o: m.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

9 x  U& F. r1 M& z我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
8 g$ [' y, m7 T' R0 [! ?+ R真是非常困惑
9 M# V# z5 v# c/ g
還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
9 N4 p; T# s% B) @' n; j這到底是為什麼阿？
7 L( I& z3 ~8 {5 h2 R* a0 M(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
( ^  U( J' I/ B9 D2 L(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
; L* n; R, Q, T- {: ]# w0 [. l" C

9 t5 z' p4 B5 j4 S+ z再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
7 _0 @2 W- o# W( M- s: r這要怎麼求呢？
/ e: ~" y, j1 y. B( o$ o2 T
+ r; t4 f" x9 \- C4 o5 L" Z

3.輸出阻抗 與 輸入電容
! }5 T; R2 Y) [/ E% q7 g) z請問輸出阻抗要怎麼求？
" _' Y* R1 }' A' V0 R8 |& G單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
/ l& V7 e3 W9 Q8 i! O另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
# t. b( C1 C; n2 P2 y* T因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值


/ J# M- C* p6 U" k
" a% a# f' B: b7 I
6 ^* S+ N" \/ Q5 d) E+ t* ~1 G( P4.輸入共模範圍 與 輸出擺幅

這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
  `' V! a0 B1 n6 Y$ e/ whspice有比較快的方法可以獲得這些資訊嗎？
- a% P; T: S: G) t

( n; G: @4 q  x2 f' {5 S
* B0 Q8 D) [4 z( q! ^* J  y
1 b. n' N( k; k, q) e# S以上問題
% n, ]5 `* g* R3 x請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
( l0 s( J9 x' W6 p" C最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
. G7 H/ R; O1 _6 t* e. `mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
' G8 G8 {; j/ X$ e8 m3 c如果不用下面的寫法會有什麼缺點？



2 [8 u& v; o6 ~4 Q4 l. @
2 B5 ]! X' [( T; U附上小弟寫的folded cascode(輸入為PMOS) netlist:

folded
& T- v7 @% @$ p# \' V# {.global vdd vss
, W' P& `; j( y6 _3 E0 J
( V& |* @) b; Q6 k.option acout=0
) N( q& O1 J8 x% U4 d5 b
.option post=2
.option probe

.protect
.lib ./rf018.l tt
# \! `- p( ?2 ^* q1 O" ]. w.unprotect
3 `) ~5 n# X8 [0 v2 X! P7 a- g
& o& @1 A( r. T/ I1 N8 Amp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
0 G/ }3 e& ?) A6 B/ h. ^3 ?0 Amp7 7 b1 vdd vdd pch l=0.35u w=50u
7 d/ [7 ~+ y+ l7 j7 jmn1 out2 b2 1 vss nch l=0.35u w=5u
7 C( Q! s) x" c8 m1 bmn2 out1 b2 2 vss nch l=0.35u w=5u
  K6 v6 p8 I9 c  fmn3 1 b3 vss vss nch l=0.35u w=25u
mn4 2 b3 vss vss nch l=0.35u w=25u

2 e) ~0 y! u- g  m* Y*輸入端的描述
: c% j; Q6 j$ Z' A; D% avd 9 0 dc 0 ac 1
) I& A, m4 m0 \: w7 U3 ^evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
0 {3 J: q. T* l* `: ^2 k- _$ `vdd vdd 0 dc 3.3v
% M0 L( V0 K9 ^vss vss 0 dc -3.3v
" v1 g' J" q2 \% ]7 w
- a4 ^$ d0 Y0 pvb1 b1 0 2.4
' D( a, K6 d, Q8 A  R  mvb2 b2 0 -1.2
5 O% X2 S5 Y8 M7 }# q) ]vb3 b3 0 -2.4

- e- s+ W9 e$ x6 ?; F.op
( a8 j! E% ^5 j.ac dec 10 100 100g

6 H. N  c$ ]; d6 `* z+ a5 \) [6 {*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
+ H3 B3 \% R+ I8 p! x+ B.probe ac v(out1) v(out2) v(out1,out2)
2 p0 @' {- y4 }) R7 j.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
: y/ ~: R# I6 r. A, ?可否請問一下這是什麼意思阿

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
* D& y5 H  [1 D& }! H所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
  H2 W2 C7 P2 |" ^  ^mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
1 L7 j$ Y/ n0 ^2 }這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
) t9 a  e7 k3 L& [" w我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
' t% }( U) k) d+ b* tmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
1 i8 i1 ~  U, }6 g6 O1 d4.Allen的書應該有。
6 t  h6 K+ V! A  k5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
2 e4 |& |  g$ I1 M3 }+ t% O謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~