Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@

我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

1.
9 G& t9 G+ i4 {9 ?; ]首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號

*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
8 W" E! @7 `" }, ^evd2 in2 8 9 0 -0.5
$ `4 d! b0 v: N, O/ G) evcm 8 0 dc 0


這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？


& C5 p  n" {1 _" {  }, x

2.求雙端輸出的gain
4 D& v& F9 j& L' X* ]( D5 Z1 {/ ?, c) C
( g* ^8 U6 X0 p4 I# c8 a*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
' z$ s% r: ~, Z4 V9 q.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
* q, y/ Z# v+ }6 W9 n.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑
3 G2 C0 Y, R+ e; k+ a! R
9 Y! S, ~- f  E: y1 v還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
1 K9 t0 I1 d2 Y( s(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
& ?% A2 B1 A: F4 [" b

再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
, p) Y, S' a7 M5 l/ L" q6 i這要怎麼求呢？


0 c: W+ T' c1 A
3.輸出阻抗 與 輸入電容
# z; p# m& i* f7 R5 y7 Y請問輸出阻抗要怎麼求？
. K5 R4 f+ @; }' Y) \單端的時候直接下 .tf v(out) vin
* G0 Y* _1 }* h. |3 B" h% y但是雙端該怎麼寫？
! {1 b6 x* M* W0 I另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

$ ?5 p8 `( F* I7 B" D還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
* P+ k3 d5 B5 d# ^1 h2 ~; N因為我設計的是sensor readout電路
4 v3 g- ^. W/ G6 t1 M, r* a為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
. M, n$ Q0 J$ L- S

7 w" G; n0 u! m4 i* n- ^
+ Y7 b+ A7 q! ]9 e4 i  W8 `  t
7 {5 g1 u/ h: T5 p4.輸入共模範圍 與 輸出擺幅

2 D( t4 B2 U) I7 c' X' c這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？
/ }7 d7 l1 C  s: |$ T
" J% c( Z$ V/ [: v
  Y- P1 w% }6 c  O$ H
2 ?) J! Z, o% T/ y, X
" f  q, n. I: \" r* F1 V  D以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
. S, q- T9 a4 U+ G最後想請問一個寫netlist的小問題
! F# N1 {7 e2 u& ]7 ]2 s' M% c在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
+ b& b7 C9 X! O" b( [mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？
# G* E- E" A) z4 {$ ^3 \9 H
2 t6 P8 d* D6 i! S$ I3 `


附上小弟寫的folded cascode(輸入為PMOS) netlist:

2 Q9 f9 ^: b2 o! Q# F0 Ifolded
.global vdd vss

.option acout=0
* T- i. ?( A/ L
.option post=2
.option probe
: N: D0 W5 a. w' d0 f' [
5 |- O9 }9 B6 R& j' s! ?.protect
.lib ./rf018.l tt
3 p' }, L) ]" a. `# w.unprotect

$ h( L: G+ C% Z1 T* a- Gmp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
% L. [, M; [. t/ N2 V+ }5 omp5 out2  out2  5 vdd pch l=0.35u w=20u
) O" U% ~5 ^$ B# [& rmp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
8 k/ {' I1 a+ o" |: t  N  Amn1 out2 b2 1 vss nch l=0.35u w=5u
4 n( A, P* A1 K( E9 R; X: G+ |mn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
mn4 2 b3 vss vss nch l=0.35u w=25u

*輸入端的描述
! ~0 c) B3 x/ F. r8 Svd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
vdd vdd 0 dc 3.3v
+ Q2 I/ S/ t9 I) a1 v6 a  yvss vss 0 dc -3.3v

$ g+ o( M! u) i3 H) Y) B' {  Qvb1 b1 0 2.4
5 L$ G- K% X0 N; L4 m& {vb2 b2 0 -1.2
vb3 b3 0 -2.4
$ g- D" z7 Z5 i! @
- v$ c; Y" z, t1 w/ s, [/ r; L.op
.ac dec 10 100 100g

: b) ?- R  f. c*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
6 |% L0 i0 }( R$ D.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
/ Q" l2 n% @7 \2 \1 ^2 `# }.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
7 j+ \3 V: H8 _( {- C7 V' `
.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
0 \0 X  c1 f1 ?7 Y4 l, r因為是你實際上Gain是看VOP-VON
# `* A& P, W# d3 F6 s0 g& d& j差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
+ }8 f& ~, b8 @3 t我絕得啦！雖然width感覺都相同
% N$ Y' W: S& u1 W9 M/ p但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
* M. I$ b/ e9 E5 v
以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
$ C+ P- B$ M5 I- U: X2 K- {8 G8 |希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
% Z' i( n8 A# _- L3 v& T: z9 W上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
' X$ C# P3 \. P/ Z9 M3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
# P! [1 ^; N! ~' S0 a4 p1 ^2 [5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~