Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@

我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
) T5 V" S( o0 ~& q
% y, V" j5 }8 A8 s( e1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號

$ A0 X7 W/ s4 G' q& s1 `* r*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
! n$ M$ T, ]  s" b0 x6 E

4 ?! d. n7 y# S1 I8 \! i2 v這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？

( X; W5 b( |- T6 p% }8 H( k

1 ~) d3 V' a4 G
. Y5 m7 |: w* h! w. m; \2.求雙端輸出的gain
+ O6 g- o4 c! ^) d" ?
*讀取輸出端的描述
4 F0 N9 M: d! E; y. A! p. ^5 i.print ac v(out1) v(out2) v(out1,out2)
/ z( a9 i" y* @( o2 G4 F- i.probe ac v(out1) v(out2) v(out1,out2)
3 t# Q. }8 o: U1 {.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑
  r# q; J7 b  @0 S) j3 e
5 h9 y2 y, A0 K1 X$ ^' \# j2 N  c還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
這到底是為什麼阿？
* K2 ^+ l2 j% U1 N, v(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
' h, d, L: c, B- p(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
0 R7 x* v* ?! }
+ x" ~4 c  R7 T& E- V, ~) B
再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
; E7 t. F( p4 A; V4 ?這要怎麼求呢？
4 S- \, s6 \6 D# T7 \

- f# X8 V6 s1 a
3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
$ Z; Q1 Y8 D/ X6 E7 }單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
! o% |7 m" H5 T! Z
& b# \0 l& q  R' O* ^% a還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
3 j" q6 B: {0 w- j( X4 P因為我設計的是sensor readout電路
/ e! Y! }6 w8 X為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值

- X3 K8 R" r$ C) l" [
: i1 [7 |5 k6 d: `/ x9 @. E4 v

4.輸入共模範圍 與 輸出擺幅

& R7 \, h) e7 ?這個問題在書上找不到
) P- q  H5 G3 B+ E$ B是不是要自己看.op所得到那些vgs,vgd,vt值
, y  ]1 x3 O8 V, k然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
9 U% `' \8 u% I) x1 j( \" Shspice有比較快的方法可以獲得這些資訊嗎？
1 A; ?( D8 {7 F- m$ Z* }6 Q
, H* R# O$ [) O, O' x
+ C) X! I0 _1 w9 R- ~. t1 n2 G- P

以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
; J8 N  m3 _9 s. I最後想請問一個寫netlist的小問題
) M3 ^# n# Z8 m, F6 H9 v$ u+ b在網路上看到一些例子，特別把mos寫成並聯好幾個
% w9 @' k6 S2 S3 n, A) Qmp1 1 in1   7 vdd pch l=0.35u w=30u
, a& ?; g' f4 m- M0 ^) z9 @2 c% Z. d% Lmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
5 M, R' Q$ N) Q. S1 w' E如果不用下面的寫法會有什麼缺點？

  ~" ^4 F) f; {) L* p6 p


附上小弟寫的folded cascode(輸入為PMOS) netlist:
6 V8 g" E6 @# n6 X4 v
folded
.global vdd vss
8 e! [, ~$ ~/ D1 N# R' e: J& l
.option acout=0
- L) O/ ^5 c* n$ _
.option post=2
2 H, P( [1 Q) {8 D5 u  O! h- H.option probe
  _6 E/ d0 ~1 [$ s  P5 f/ }
7 `! B5 j5 z" C& d.protect
- C, ^6 Y  |; D9 _7 D  |.lib ./rf018.l tt
/ y, Y; w! i7 y+ C8 u" G6 q& Z.unprotect

& ]3 `6 j' v7 B  G7 Omp1 1 in1   7 vdd pch l=0.35u w=30u
mp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
7 b0 C- M" Z; Z) z* G  C6 @& xmp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
$ z4 X' L1 f% t* m0 A/ r9 e  O+ h5 smn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
( D; C% D+ m/ a( Zmn4 2 b3 vss vss nch l=0.35u w=25u
, t6 y0 y5 Z. F6 N' r
*輸入端的描述
% Z5 V  k: S  D- |% c1 _vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
- I; f) Q# X1 A5 b; g6 G( hvcm 8 0 dc 0
vdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v

vb1 b1 0 2.4
& L: y. l) e! ?# Kvb2 b2 0 -1.2
0 S$ W/ V/ O" g4 w) j: }vb3 b3 0 -2.4

.op
.ac dec 10 100 100g

9 F5 b! ]6 G+ t4 |1 {* N2 T*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
' V7 f5 p7 B4 ]3 z! |6 b.print ac vdb(out1) vdb(out2) vdb(out1,out2)
' Y# b& U3 q* D7 V" ].probe ac vdb(out1) vdb(out2) vdb(out1,out2)
  p: ^) N& Q3 O6 Z. _' t$ q
.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
( ~! f- ?% Q/ |0 I: w2 y所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
1 u7 A" b6 ]- W最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
8 \) I* V2 G5 M% j. hmp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
2 y9 I9 j# W4 T
: `8 ~! U6 O7 x* [( }) `1 b6 U6 @( {以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
- O% D& K9 X' f: q7 R( E9 ^: b* ^希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
# g, A% |% [4 n" v6 q上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
. v0 L! T0 q7 a( S) p! X' v5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
8 Y, Z3 J3 l/ p' a6 ]謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~