Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@

我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
* A% ~7 u; w  q) @, y
1.
首先，問題在於差動輸入端的描述
& P- i% X. R: r: L9 C' O; y我是考慮VCM相同，然後再灌入差動小訊號
( U& r+ `2 G2 U, y7 [0 o
*輸入端的描述
vd 9 0 dc 0 ac 1
& p6 {: K6 Y& y( U; M3 r0 K$ }evd1 in1 8 9 0 0.5
$ h. O0 {. o: f8 `( {evd2 in2 8 9 0 -0.5
) t" i* }0 _! D# y' u- uvcm 8 0 dc 0
+ h$ N3 K* U2 v7 ]0 F( Y

+ B8 f& d! j; e' E" [這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
$ W9 t; x, J: ^7 A不知道這樣來描述差動對的輸入端是否是正確的？




# E" e- N/ I$ I, e% N- X2.求雙端輸出的gain
$ Y) p: e; b0 k4 `* |  y
( G" z4 |. k6 @8 d/ L  o0 E*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
$ E! N: N: `1 `.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑

& n0 {: O; q7 I還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
, Q. a8 v* _# Q. X這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)


再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
* ~, H% ^. E: r$ l$ V這要怎麼求呢？
5 B+ Q4 W& q5 K+ Y" @/ b* P! b
1 G+ \5 W" ?" Z- }; o* \) a+ p$ j' M
- [2 q6 ?3 M7 }$ Q7 F" c0 P# b/ T) _
7 c5 `1 G/ R( j- g3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
  B" p/ O( M+ P4 D單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

4 u. i9 F( T; U4 o  e還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值

, d5 ~" J* n0 i6 T$ ]% K# W) p
6 R) ?8 t9 [, G, A/ p! C( X
2 m  C: `) w. D
4.輸入共模範圍 與 輸出擺幅
4 |5 e- Y: s; y. h' Q
這個問題在書上找不到
9 t9 Z; Z* ?* `& j* {; N: P是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
5 u2 t) f0 t9 W4 X2 Chspice有比較快的方法可以獲得這些資訊嗎？



( Y( Y: O- G6 ^# L
, C8 _1 i' e2 D以上問題
1 {( g, d' a( f- z7 f請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
7 T3 ]( X: x* B8 z在網路上看到一些例子，特別把mos寫成並聯好幾個
! A9 `& k( i4 Q  B# J: fmp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
) k6 V5 k5 a( ~9 _, B; D3 N如果不用下面的寫法會有什麼缺點？
) S) j2 N  ?( t; b
% Z% a& A3 v- @4 M: v- `


) g* {8 D- a- F8 h7 G" z附上小弟寫的folded cascode(輸入為PMOS) netlist:
; {# k- O: E8 @8 I; T% u. j
folded
! i+ j7 i# ^0 i5 N. m! `.global vdd vss

; R1 D. \/ M- g# Q- N. d4 ^.option acout=0

.option post=2
0 s* w6 G7 Y* h/ a.option probe
. m' X3 o9 @. A7 j) y3 @# v
) `6 f1 a( r' i) a.protect
1 L/ L: T2 j8 B% O+ |! L.lib ./rf018.l tt
.unprotect

6 h) F0 U, a/ e3 R$ s8 amp1 1 in1   7 vdd pch l=0.35u w=30u
, t) j4 v7 g9 T( ^, {, Dmp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
# [! x* u2 ?) ~- _+ U2 f9 t( Emp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
; H) W: [, n# A8 a9 e4 W4 A, Hmn2 out1 b2 2 vss nch l=0.35u w=5u
. v; l/ I6 J9 J6 b3 V/ I3 ?- @mn3 1 b3 vss vss nch l=0.35u w=25u
" ~0 X2 F) m1 n: C. tmn4 2 b3 vss vss nch l=0.35u w=25u
5 X' n& \. |5 Y3 T) A
*輸入端的描述
vd 9 0 dc 0 ac 1
$ B2 y) U% }5 d1 i- a" ?evd1 in1 8 9 0 0.5
( {2 b& R+ d$ W# r" b1 |5 revd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
vdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v
- C, c7 ~5 K5 K  X  r
vb1 b1 0 2.4
vb2 b2 0 -1.2
) P4 K0 N0 g6 O; h& Z, Z; F+ C1 @2 f! Bvb3 b3 0 -2.4

.op
  _; K3 W4 r9 [8 }4 y.ac dec 10 100 100g
' G8 _6 l5 r1 _4 I
' w* j; F/ R) z. V4 N2 S*讀取輸出端的描述
8 |  b' C& ?$ ~.print ac v(out1) v(out2) v(out1,out2)
4 W" y3 m" M$ ?* k+ j# L, z.probe ac v(out1) v(out2) v(out1,out2)
4 q% r" V. J8 {2 D% t  b8 F& v.print ac vdb(out1) vdb(out2) vdb(out1,out2)
6 K( \8 j' Z/ r' r8 K+ W! e, t/ Y2 b.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

: E  J! D% K7 r; p4 e& ~* a' V.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
7 l- N, g  L- P差兩倍gain實際上也才差6dB左右
6 {+ _& c* |. N  o- i9 G所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
! ~# v' ?3 U. d* F, u; }mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
) F. w, V5 q- ]+ K3 i4 r* H我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
' z, }7 u" Y8 B8 y6 X6 }在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
4 C& ?/ s3 |, s8 Q- j7 o
9 r9 d8 U0 i: w/ V以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
( L0 a2 s8 B8 A$ C, E, \  r5 M% {8 j5 W& L希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
% {# O) u; e  |4 [$ S7 e上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
4 J" e% F0 A7 j0 V2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
$ \* o: J! j) m- ?4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
/ q& {! Q8 w0 l謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~