Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
+ y* E' H9 j& Q! |  w找了書來看，上面都只有單端的例子 = =
' X; _+ O! T6 X- r" H6 z現在跑fully differential感覺問題非常多 @@
- r, u$ \% U/ M3 X. z6 M
  |, W& ?0 D8 {  t我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

+ R2 L; u2 j& U) [% a8 J1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號
- N; }/ x" ^! @- m, h: C/ g" N
*輸入端的描述
- Y) N9 ~+ k& k  e7 x: D" |' N8 Jvd 9 0 dc 0 ac 1
, t" \! f, E# ~# V" T2 tevd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
- X, g1 }3 `& f  D. bvcm 8 0 dc 0
' L+ j( y  D9 R. U; K' f0 @: B4 K% i
" E+ [2 N6 F& m6 N
) L5 d; a8 T$ \& k4 D( n" ^這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？

* |& p& J: Y: P) k) M. H: f

" O: c& e4 }0 i
2.求雙端輸出的gain
( f1 @2 P& D* d: b- b4 a- f
*讀取輸出端的描述
; d1 J8 D6 p* J. _  q.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
- R8 I1 f/ S2 M! v) N. z
4 n( b* e; K( G* |- m1 w1 _我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
5 z8 W$ `$ S# f* y9 \$ n. m2 [) o$ l真是非常困惑

+ z; E1 o3 a) @還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
. v9 N5 ^8 E' s! f/ y0 }這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)

9 ?( ]& R7 {. h* Z
) ^# n" P0 D9 n2 o再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
這要怎麼求呢？


. J( ^) H+ y) F) T! y; F+ X
3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
6 m6 ^1 B" X$ F/ l$ Y. k: T單端的時候直接下 .tf v(out) vin
; a6 r) j0 d& s3 u1 N但是雙端該怎麼寫？
另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
  I8 c0 _9 `- N
$ b, y/ K: ]0 |7 ?4 ~) ^& j還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值

! s. B: _# |; B- K3 O

. k& u$ o: b6 X; }+ s
7 |, g8 O$ u0 G5 k9 y/ O. A  U; K# m4.輸入共模範圍 與 輸出擺幅

這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
0 @$ i8 w8 e% Y1 T: P8 f1 q7 Uhspice有比較快的方法可以獲得這些資訊嗎？

. z& u- n$ v: Z2 M2 C6 J* K- S
# [0 p8 f% w! s7 M( q
' @' W0 I8 k3 S+ F7 M7 ^: n6 A
4 k8 O2 U/ p# U以上問題
2 Y4 j& u9 p2 C% r2 r" l7 l& v請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
$ W  O! p) [3 B8 ^在網路上看到一些例子，特別把mos寫成並聯好幾個
+ B7 p( i7 J" d; {2 }, |mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？

5 o# _3 ?0 m: t4 p
5 F6 c* o. U3 y* B  H! Z0 t  F1 M/ U
1 P9 U' R" C1 j: g* ~" @
, [9 e8 B4 s5 n# n附上小弟寫的folded cascode(輸入為PMOS) netlist:

+ M5 J3 e( t0 v3 a1 M! Lfolded
.global vdd vss

.option acout=0
( d% O" |6 X7 E0 V: n+ a
$ V1 q# }* R6 _+ f& q3 c.option post=2
.option probe

* r; ~- C, h) R5 U& W.protect
$ U% E% ~; H9 Z5 ?.lib ./rf018.l tt
/ e4 ^( S# n: W.unprotect
6 ~8 L; E" j) R, c" w. H1 z  p
mp1 1 in1   7 vdd pch l=0.35u w=30u
  k1 E2 j( G  V8 [6 L! V8 Ymp2 2 in2   7 vdd pch l=0.35u w=30u
5 o' O& Z& c( J1 a  s! L1 k$ _mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
2 `0 @4 P( G+ @( ymp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
. `4 [* Q4 y: X/ imn2 out1 b2 2 vss nch l=0.35u w=5u
1 U& O6 K( a* l7 M0 c7 smn3 1 b3 vss vss nch l=0.35u w=25u
mn4 2 b3 vss vss nch l=0.35u w=25u
# Z. N( B7 l6 e; T
- D& {$ |% n3 ?% {) U$ V( s8 n*輸入端的描述
& n) b8 C! s5 V6 K9 x. b/ cvd 9 0 dc 0 ac 1
% H# n2 N1 ?5 z9 G4 h1 tevd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
vdd vdd 0 dc 3.3v
3 U; J6 R8 |/ \! a. r! bvss vss 0 dc -3.3v
; G4 t  a+ N1 ^: ~$ v4 z  T
% Z2 C% H" ^& x. w1 d6 I. ]; e# ovb1 b1 0 2.4
) T4 k, w" r' Lvb2 b2 0 -1.2
vb3 b3 0 -2.4

1 {! z3 g7 w( v.op
7 t7 O  e- A: U& x% w.ac dec 10 100 100g
  L, `6 p4 p2 a% R% X4 a1 u/ p& u
' Z$ c- Q& I' P( {/ ^: v- W( Q*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
4 l7 E2 n3 t( U) S
.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
$ q7 X2 @' C; H9 c0 Q1 O0 P差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
最後想請問一個寫netlist的小問題
& b% A  A! l6 l3 l, Z  a+ S6 m在網路上看到一些例子，特別把mos寫成並聯好幾個
1 B" Y% ?. j/ ?& c% z* Imp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
  ]) Y" \' D6 |3 [. T3 S這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
5 g( ]# H" l* B% X! E, M& N我絕得啦！雖然width感覺都相同
! u2 V" R# b! r; q- s  w但是跑hspice時候可以看到他們應該在不同的pch裡
$ `) H7 H8 f- v9 t$ C% _, ~- O8 D例如...pch.1   pch.2 所以裡面有些參數就不一樣
( J0 Z7 o8 o& K/ x" @像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

4 a4 y+ o  P' S以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
, ~, S% |: l3 P* q- H1 L/ t希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
) g& Y: f4 s1 G& ]# N! A/ ymp1 1 in1   7 vdd pch l=0.35u w=10u m=3
, o- Q  F( |, H1 ^% A上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
# \/ q! I$ ^- k6 G) t  e# o3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
. A* r7 N4 x% _4 ~4.Allen的書應該有。
0 {7 k# _: G' T4 l; \/ r5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~