Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
/ I% `# a4 J& x8 I  l$ h" Z現在跑fully differential感覺問題非常多 @@
3 g- `  o* t/ I$ i0 t
我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

5 n- x" P8 b3 D1 b! d& y% o1.
( |+ e2 t. D: X! b3 F% U( s首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號

*輸入端的描述
' R6 s9 b; }; ^! {7 bvd 9 0 dc 0 ac 1
8 z) w, H; X, h: d6 X) }2 zevd1 in1 8 9 0 0.5
7 U4 D8 J/ _) y$ Y0 j  P7 E8 gevd2 in2 8 9 0 -0.5
vcm 8 0 dc 0

3 ]7 n8 r; V9 }: v! ]6 }
這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
1 K- L! Y8 J4 l4 V7 o* w% k不知道這樣來描述差動對的輸入端是否是正確的？




# F3 i8 q; ^0 O# d4 {3 y+ c) U2.求雙端輸出的gain
( j$ T' y% K& @# {5 v. ]# H, y
*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
6 Q, U* X0 U0 e) u. S.probe ac v(out1) v(out2) v(out1,out2)
" r& C3 v6 I& b' @' O- u2 N.print ac vdb(out1) vdb(out2) vdb(out1,out2)
0 M; T1 W4 @3 k' j& }$ m3 v$ _.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

! q1 Y: P3 X5 \3 E我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑

還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
" r, w, i$ q' ~" k8 O3 w8 g  s) w4 p. @這到底是為什麼阿？
# ~* I, K7 y& F5 [, j(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)


% j5 m9 @: V8 t8 a+ ?2 n再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
, p$ Z! |3 M/ q+ n- C這要怎麼求呢？



3.輸出阻抗 與 輸入電容
3 O; @; e6 o/ |' s0 h請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
# q. {6 ]$ k! b8 G. m另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

6 d) }2 C; T6 P! x: h; j還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
8 s: i2 s0 `7 m4 ?. L6 H因為我設計的是sensor readout電路
# A7 p8 ~1 F" A% ]為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
; z9 B, F2 V% l



' D4 M, J' ?- D, P4.輸入共模範圍 與 輸出擺幅

- B  U8 C7 B. _. s8 j, O" Z9 x7 b這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
8 G2 O0 h- g  V+ m& [  ]hspice有比較快的方法可以獲得這些資訊嗎？

! Y1 h1 I& W( C1 O6 o( b; W5 U) S
* _. ]2 D/ B* ~, Y" z
1 X* }/ M) t8 z& b
以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
/ w* O$ X' {! |2 o4 Ump1 1 in1   7 vdd pch l=0.35u w=30u
9 f' u$ v# K5 R' [. v0 P& H: bmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
6 g% V3 q2 ~8 z6 u/ i# ]5 D如果不用下面的寫法會有什麼缺點？


3 _: I- |. s& Z- S6 z' ]

附上小弟寫的folded cascode(輸入為PMOS) netlist:

4 e$ x/ c$ u9 l, \7 `0 k& Nfolded
# |: k( Y9 f' Q6 \, c5 `( }- j- E.global vdd vss

9 O! a5 `* z2 i  R0 B* Y.option acout=0
! q9 s! C8 @" g  r& \  T! W
/ o+ P% m! e. K; r/ e% x5 y.option post=2
.option probe
% m/ t* P: u, m4 D) u1 v1 @3 |; c+ m
' {+ a- T0 f/ s$ [.protect
.lib ./rf018.l tt
.unprotect

mp1 1 in1   7 vdd pch l=0.35u w=30u
8 d0 O8 H* ?& o# `$ v' i" emp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
" @- V; d1 d, K8 l% ?mp5 out2  out2  5 vdd pch l=0.35u w=20u
mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
7 O1 q9 s  t! @+ V, y# ~6 {- }" Wmn3 1 b3 vss vss nch l=0.35u w=25u
+ @3 V7 ?, T3 o: G1 n2 ]" xmn4 2 b3 vss vss nch l=0.35u w=25u

6 ^5 z$ D, o8 l! H*輸入端的描述
2 J; @) g( S/ K7 D" w6 Gvd 9 0 dc 0 ac 1
4 t/ L/ Q$ e  ~) e# N/ A  Y0 A+ Eevd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
3 p+ T! w. ?, R7 e" O/ t, N# u, r; nvcm 8 0 dc 0
vdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v

( w: t  Y' z9 jvb1 b1 0 2.4
vb2 b2 0 -1.2
( ]* K  B% p. H0 U" dvb3 b3 0 -2.4
/ v* U7 g4 L) T# e
.op
1 M& g: w# S5 G6 u.ac dec 10 100 100g
% v' \0 u# z& K' [' h( O) S- Z
( a1 J8 t1 V- j  R7 x; Q- |2 q*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
/ M$ V- C) P4 O: \# q6 h5 L.print ac vdb(out1) vdb(out2) vdb(out1,out2)
8 p  j* f7 S5 F) D2 o.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
/ z) ^+ r, f9 D2 V
.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
- h0 {3 F6 r: s9 s0 M& G最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
" l: \0 k: F# ?) Vmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
0 _4 }( s6 C( L* C0 E# C======================================
) B$ r9 n2 X: S7 |# p" B5 U! \我絕得啦！雖然width感覺都相同
但是跑hspice時候可以看到他們應該在不同的pch裡
  }# f! Q( o4 h8 r) o. e: C例如...pch.1   pch.2 所以裡面有些參數就不一樣
# p$ _6 ?+ ^: Y  P: ?4 ]像是Vt~~或者mobility.....
- b# s5 c6 `7 c* N9 |在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

, A3 i  P6 K7 c3 y4 y以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
5 K$ }. T( }, j, l) A# Z2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~